|
보이게 되는 이는 부하로 인한 시정수의 값의 차이로 인해서 발생하는 것이다.
③ 그림 8-7에서 C1을 단락 하였을 때 그 DC 출력에 관한 영향을 설명하시오.
- 직렬 반파 전압 체배기 회로에서 트랜스포머를 거쳐서 공급되는 전원은 C1에 의해서
|
|
|
체배회로 설계
2-2-1. 회로구성
무부하
부하 500Ω
C1 Short, D1제거 무부하
C1 Short, D1제거 부하 500Ω
반파 전압 체배회로를 구성한 회로이다. 각각 왼쪽은 무부하, 오른쪽은 부하저항 500Ω을 추가한 회로이다. 부하저항 500Ω은 1kΩ 2개를 병렬연결
|
|
|
체배회로와 직렬 반파 전압 체배회로에 대한 실험이었다. 우선 체배회로가 예전에 110/220V의 겸용 시절에 사용했던 것이라는 사실에 매우 놀랐다. 어떻게 이런 생각을 할 수 있었을까? 라는 생각이 드는 실험이었고, 모르는 사실을 새로이 알
|
|
|
무효전력
(var)
유효전력
(W)
피상전력
(VA)
R-L
60
3.14
0.747
124.3
137.6
185.43
R-C
60
3.16
0.67
138.9
127.9
189.35
R-L-C
60
2.39
0.973
32.9
138
142.4
+ 실험 결과 & 고찰
위의 표 9-6은 각 회로의 전류를 측정하고, 위상각을 측정하여 역률을 구하는 것과, 전력을 측정한
|
|
|
, 이영종, 이해기, 유충웅. 양현욱, 조제황 공역
" Principles of Electronic Devices" 진영사, 서울, 1996.2.21 요약
본문
Ⅰ. Frequency Modulation
Ⅱ. 블록도 및 각 블록 설명
1. 저주파 증폭부
2. 발진부
3. 주파수 체배부
Ⅲ. 제작 후기 및 결론
|
|
 |
회로의 특성을 미리 알아보기 위해 National Semiconductor사에서 제공하는 시뮬레이션을 이용하여 특성을 알아보았다. 아래에 보이는 그림 4.5, 4.6, 4.7이 각각 Lock time analysis, Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Ph
|
|
메뉴펼치기
