|
-27진 카운터 설계-
<순서>
1. 명제
2. 목적
3. 설계 순서
4. 관련이론
5. 소자선택
6. 회로도
7. Simulation
8. 회로설계
9. 결과
10. Data Sheet
1.명제
10진 Counter IC인 7490과 BCD to 7-segment Decorderd인 7447을 이용하여 7-segment에 표시하는 27진 카운터를 설계하
|
|
|
카운터 회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해
|
|
|
설계 결과
① 소자선택
소 자
수 량
소 자
수 량
IC7490
2EA
IC7408
1EA
IC7447
2EA
7-segment
2EA
저항
4EA
③ 실제 구현회로
④ 결과 및 검토
25진 카운터 설계 결과 먼저 일의 자리 수를 0~9까지 표시를 하고 10이 되었을 때 십의자리로 가산을 시켜주는 회로
|
|
|
회로 >
< 결과 파형 >
8진 비동기 카운터 실습이 예상했던 것보다 난항을 겪어서 다른 빵판을 구해서 16진 비동기 카운터를 설계하였다. 위에서 보이는 것처럼 설계실습 계획서에서 설계했던 데로 회로를 구현하였는데, 생각보다는 많이
|
|
|
카르노맵
BX
A
00
01
11
10
0
0
1
0
0
1
X
X
X
X
BX
A
00
01
11
10
0
X
X
X
X
1
0
1
0
0
BX
A
00
01
11
10
0
0
1
X
X
1
0
1
X
X
BX
A
00
01
11
10
0
X
X
1
0
1
X
X
1
0
5) 회로설계
|
|
 |
설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip 및 처리속도에서 만족할 수 있는 데이터를 갖도록 하였다.
|
|
|
설계 및 제작 하였다. 또한 PLL에 사용되어지는 VCO를 설계 및 제작하였다. DDS는 높은 주파수 해상도, 빠른 lock time, 낮은 위상잡음 등의 장점이 있지만, 출력 주파수가 낮은 단점이 있다. 그러나 출력 주파수가 높은 PLL의 기준 주파수로 DDS를 사
|
|
 |
카운터로 입력되면서 디코더를 통해 7-Segment로 숫자가 출력된다.
설계 과제물 및 보고서
학년 / 학기
교과목 / 담당 교수
프로젝트 명칭
3학년 1학기
전자회로실험설계 /
권 보 규 교수님
디스코 라이트 컨트롤러(Disco Light Controller)
주요 내용
◎
|
|
 |
카운터를 저장한다.
d. 새로운 자바 스택 프레임은 자기 자신의 프로그램 카운터를 생성하고, 이 카운터는 호출된 메서드의 시작 부분을 가리키게 된다
e. 호출된 메서드가 종료되면 최상단 스택 프레임은 없어지며, 아래쪽에 있는 스택 프레
|
|
 |
설계할 것인가?
36
자동차에 대해 알고있는게 있는지?
37
우리회사 차를 어떻게 생각하느냐?
38
GM의 단점은 뭐라고 생각하는지?
39
GM의 경쟁자는 누구인가?
40
지원직무에서 본인이 어떤 기여를 할 수 있을지? 1. 면접경험&꿀팁
2. 실제 최신
|
|
 |
설계한 경험이 있습니다. 먼저 CPU의 동작 사이클을 바탕으로 Register간의 데이터 전송 및 수행할 instruction들을 behavior code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작
|
|
메뉴펼치기
