|
타이머 (시간관리)
OS와 사용자 프로그램은 시간 (상대적인 시간간격이나 절대적인 “월 클록”이나 달력 시간)을 접근하고, 기다리며, 알리는 기능을 요구한다.
현대의 컴퓨터는 단순한 주기적 클록 인터럽트에서부터 시작하여 많은 타이
|
|
|
들어온 negative 펄스는 회로를 준안정상태로 스위칭한다. 핀3에서의 출력은 high가되고, 핀 7의 방전트랜지스터는 차단되어 타이밍 커패시터는 Vcc로 충전되기 시작한다. C에 걸리는 전압이 2/3Vcc가 되면 회로는 다시 안정상태로 돌아가게 된다.
55
|
|
|
클록의 주기는 60ns로 하시오.
우선 VHDL로 설계하면 다음과 같다.
7474 소자를 사용하여 회로를 구성하면 다음과 같다.
시뮬레이션을 해보면 다음과 같다.
클록이 상승할 때 트리거가 발생하는 경우로 하였다. 4비트 레지스터의 경우 출력파형을
|
|
|
됩니다.
메모리 클록은 600MHz(PC600), 800MHz(PC800), 1066MHz(PC1066-232핀)등이 있습니다.
DRAM의 비교
SDRAM(168핀) : SIMM 모듈 - 66MHz(PC66), 100MHz(PC100), 133MHz(PC133)
DDR SDRAM(184핀) : DIMM 모듈 - 266MHz, 333MHz, 400MHz, 433MHz, 500MHz
RDRAM(184핀) : RIMM 모듈 - 600MHz, 800MHz, 1066MHz(2
|
|
|
기식 순서 논리회로는 클록 펄스를 사용해서 여러 개의 플립플롭을 동시에 동작시키며, 비동기식 순서 논리 회로는 클록 펄스를 사용하지 않고 플립플롭을 동작 시킨다. 컴퓨터에서는 비동기식 논리회로를 사용하지 않고 동기식 논리회로를
|
|
 |
클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동 철, PSpice를 이용한 회로설계의 기초, 복두출판사 2001 p.56~p.57 Active Filter - 목 차 -
1. 서론
2. PLL / DLL의 기본개념과 동작원리
|
|
메뉴펼치기
