 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
- 페이지 28페이지
- 가격 3,000원
- 발행일 2010.02.22
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
설계
토크제어기는 1st LPF 형태로 가정
- 속도제어기의 제어 주파수 대역 부근에서 가능함
- 토크제어기의 제어 주파수 대역
속도와 토크의 제한
- 제한속도 : 정격속도(약 1800[rpm]) 200[rad/s]
- 제한토크 : 정격토크(약 100[Nm]) 100[Nm]
○ MATLAB Simulin
|
- 페이지 54페이지
- 가격 9,000원
- 발행일 2009.01.15
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
회로와 밴드이론에 의한 발광현상 .............. 11
[그림 2-4] LED DC current의 증가에 따른 광도(luminous intensity) . 12
[그림 2-5] 브리지 정류회로에서의 파형 변화 ..................... 13
[그림 3-1] AC to DC Converter의 회로도 .................. 14
[그림 3-2] 적외
|
- 페이지 25페이지
- 가격 2,000원
- 발행일 2010.06.03
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
yield tiny hairpin-line resonator filter", MW&RF November 1999
[5] 곽우영,박진우, “ Hairpin Line 여파기의 간단화된 등가회로”, 한국통신학회논문지 99-9 Vol.24 N0.9A Ⅰ. 서 론
Ⅱ. 설계 이론
Ⅲ. 설계 및 시뮬레이션
Ⅳ. 제작 및 측정
Ⅴ. 결 론
|
- 페이지 5페이지
- 가격 2,000원
- 발행일 2008.11.18
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
설계된 PLL 모듈의 규격은 표 4.1과 같다.
4.2.1 PLL 설계
표 4.1 PLL 모듈의 설계 규격
항목
단위
설계규격
주파수 대역
MHz
800
직류 공급전원
V
5
기준 주파수
MHz
7
스퓨리어스
dBc
<-70
위상잡음
dBc/Hz
@1kHz offset
<-80
설계된 PLL회로의 특성을 미리 알
|
- 페이지 35페이지
- 가격 3,000원
- 발행일 2008.03.04
- 파일종류 한글(hwp)
- 발행기관
- 저자
|