|
실험 결과
2) XOR게이트의 진리회로 구성 및 진리실험 결과
입력
출력
측정 출력 전압
A
B
X
0
0
0
0.021
0
1
1
4.72
1
0
1
4.72
1
1
0
0.021
-실험 1.2의 이론값과 실험값의 비교결과는 같다.
실험(2)
다음 실험에 대해 스위치의 ON OFF에 따른 파형추출
1) 스위
|
|
|
예비보고서 문제
(1)에 대한 진리표를 작성하시오. (실험 1 참조)
부울 대수로 간략화하여 논리적의 논리화 형태의 논리회로를 그리시오.
*진리표
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
1
*논리회로
(2) 다음의 논리식에 대한 진리
|
|
|
실험결과에서 보면 표55-1 고대역필터의 차단주파수 fc = 1/2πfC으로 7234Hz이다. 이 주파수를 기준으로 주파수가 커지면 저항에 걸리는 출력쪽의 전압은 점점 커진다. 그리고 전압 입력에 대한 출력의 비 역시 커졌다.
저대역필터에서는 RC회로였
|
|
|
회로가 다 그려지면 파형을 얻고자하는 위치를 Probe tool로 지정한 후 RUN 키를 누른다.
<실험에서 그리는 회로도>
1) 2)
Peak Amplitude : 100.0 mV,
Frequency : 10.00 kHz
3) 4)
intial Amplitude : -1.000 V, Peak Amplitude : 100.0 mV
Pulse Amplitude : 1.000 V, Frequency : 1.000 k
|
|
|
전자회로시간에 배운 전압분배법칙을 이용하여 조절 할 수 있었다.
<실험 3> 휘스톤브리지 회로
1). PSpice 시뮬레이션
2). 예비 실험 결과
(다) 를 1.2kΩ으로 맞추고, (A)와 (B)점 사이에 멀티메터를 연결하여 전류를 측정하여 기록하시오. ∴ =
|
|
|
수 있다.
▶ 입력전류(위) 출력전류(아래)의 시뮬레이션이다. 입력은 약 25uA 의 크기를 가지고 출력은 약 800uA의 크기를 가진다. 약 30의 전류이득이 있는 것을 볼 수 있다. 1. 목적
2. 기초이론
3. 실험방법
4. 예상결론 및 Pspice Simulation
|
|
|
파형에 어떤 변화가 있는가?
[1-d] 과 를 모두 1/10으로 줄이고 출력전압을 측정하라. 이득은 같은데 왜 출력전압이 변하는지 설명하라…
[1-e] 출력파형이 왜곡될 때까지 Function generator의 출력을 조금씩 증가시켜라. 이러한 왜곡현상을…
|
|
|
실험회로 3-2 : 다이오드 배전압 회로B
이 회로도 위 A회로와 마찬가지로 처음에 계단형식의 파형을 볼 수 있다. 초반에 계단형식으로 증가하다가, 이 후 직류형식처럼 보여진다.
3 Pre-Lab(예비실험): 실험 절차
1. ELVIS II 전원을 킨다.
2. BREAD BOARD
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : BJT B급 전력증폭기 시뮬레이션
이론(계산)값
시뮬레이션 값
12V
12V
0A
0A
-12V
-12V
1.7uA
1.776uA
■ 모의실험회로 2 : BJT B급 전력증폭기 파형측정
전압이득(시뮬레이션)
전압이득(
|
|
|
회로실험 8. 카운터
ⅰ. 7476 J-K 플립플롭을 이용하여 예비 과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고
각 단의 출력 Q에서의 파형을 관찰하라.
<7476을 이용해 구성한 4단 2진 리플 카운터>
- 위와 같이 회로를 구성하고 각 단의 출
|
|
메뉴펼치기
