|
에지, 하강에지의 지연시간이라는 것이 있기 때문에 2%의 오차가 생겼다.
교통제어 시스템을 만들기 위해 10kHz를 클럭발진기를 설계를 하였다.
※ 예비보고서에서 이론적으로 계산한 값은 각각 = 400Ω이고 = 7kΩ이나 실험실여건상 7kΩ을 구하
|
|
|
RS플립플롭
2. D 플립플롭
3. LED 순차점멸
|
|
|
플립플롭이 이전 상태를 저장 하는 것 과 S가 1이면 1, R이 1이면 0, S와 R로부터 동시에 1이면 결과를 알 수 없음을 확인할 수 있었다. 또 결과 레포트를 작성하면서 SR플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍도에 나타낸다.
①실험 1의 ①~⑤를 반복한다.
|
|
|
면 보수가 나오는 것을 생각하여 회로를 구성하려고 하였으나 T플립플롭이 없는 관계로 JK플립플롭을 사용 하여 J와 K에 같은 입력을 넣어 줌으로써 T플립플롭과 같이 사용할 수 있게 하였다.
(3) 555 Timer
: 타이머를 이용하여 특정 주파수의 클
|
|
|
.26V
0
0
1->0
0
0.2V
1
4.25V
1
0
0->1
0
0.2V
1
4.2V
1
0
1->0
1
4.4V
0
0.2V
1
1
0->1
1
4.2V
0
0.2V
1
1
1->0
0
0.2V
1
4.23V
0
0
0->1
0
0.2V
1
4.22V
결과분석
- JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q\'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습
|
|
|
위한 회로 구성의 기초
2. 플립플롭의 원리와 3비트 카운터 회로 설계
①. JK 플립플롭의 작동 원리
②. T 플립플롭의 기능과 특징
③. JK 플립플롭을 이용한 3비트 카운터의 설계 절차
④. T 플립플롭을 적용한 3비트 카운터의 설계 방법
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
메뉴펼치기
