|
1. R-S 플리플롭 회로를 결선하여 표 1, 2와 같은 동작이 이루어지는 가를 확인하라.
* 결 선 도 *
실험결과 아래의 진리표와 출력이 같이 나오는 것을 확인할 수 있었습니다.
Si
Ri
Qi+1
0
0
Qi
0
1
1
1
0
0
1
1
허용안됨
2. 클럭이 있는 R-S 플리플롭 회로
|
|
|
.
-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타난다. 1. 플리플롭(flip-flop)
2. 카운터(COUNTER)
3. 8진 카운터
4. 10진 카운터(counter)
5. 래치(Latch)
|
|
|
플리플롭(Flip-Flop)
1.플립플롭
1)플리플롭이란?
플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면,현재의 반대 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
플리플롭은 항상 clock 입력의 active edge에서만 입력의 상태에 따라 출력이 변화할 수 있다. 이를 출력의 변화가 clock에 ‘동기’ 되었다고 말하고 이와 관련하여 출력상태를 제어하는 입력단자들을 동기입력이라 부른다. 실제의 플리플롭에는
|
|
메뉴펼치기
