|
플립플롭(Latch & Flip-Flop)을 통하여 여러 종류의 flip-flop을 구성하여 그 동작 특성을 이해하고 동작을 확인하는데 크게 어려움이 없었다. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것
|
|
|
76칩(JK F/F)에는 VCC와 GND 번호가 지금껏 사용하던 게이트와 달랐다는 점 등에서 실험적인 실수가 있었고, 이런 부분에서 오차가 발생하지 않았나 생각했다. 그리고 회로를 구성할 때 정신없이 막 하다 보면 선이 꼬이거나 선색들이 뒤죽박죽이
|
|
|
다. 이러한 문제를 해결하기 위해, 종종 비동기식 J-K 플립플롭은 안정적인 성능을 유지하기 위해 추가적인 논리 회로와 함께 사용된다. 멀티바이브레이터로서 J-K 플립플롭은 주로 발진기 회로에 활용된다. 이는 주기적으로 상태가 변하는 특
|
|
|
JK-F/F 회로를 결선하고 입력 J, K 및 클록 펄스 의 변화에 따른 출력 상태 Q를 측정하라.
순번
J
K
싱글펄스()
구형파()
Q
Q
1
0
0
0
0
0
2
1
0
0
1
1
3
0
0
1
0
0
4
1
0
1
1
1
5
0
1
0
0
0
6
1
1
0
1
1
7
0
1
1
0
0
8
1
1
1
1
1
(5) 그림 10-13과 같은 CMOS 74C76 Dual Negative JK-F/F 회로
|
|
|
는 같은 MOD 수를 가진 2진 카운터보다 더 많은 플립플롭을 요구한다. 플립플롭의 사용이 효율적이지 못함에도 불구하고 링 카운터는 디코딩 게이트를 사용하지 않고도 디코딩할 수 있기 때문에 아직까지 사용되고 있다. 링 카운터가 적절히
|
|
|
있었다. 이는 논리 회로 설계뿐만 아니라 복잡한 시스템 구현에도 큰 기초가 된다. 결론적으로, 플립플롭은 디지털 회로의 중요한 구성 요소로서, 적절한 이해와 활용이 이루어진다면 다양한 응용 가능성을 열어줄 것이라고 생각한다. 이러한
|
|
|
이러한 유의사항을 잘 지키면 실습이 보다 원활하게 진행될 수 있다.
9. 실습 결과 정리
실습 결과 정리 디지털 회로의 기초 기법으로서 래치와 플립플롭의 설계를 통해 내가 경험한 결과는 매우 흥미롭고 유익한 것이었다. 특히, 래치와 플립
|
|
|
을 이용하여 [그림 7-1(a)]의 이진 카운터를 결선하라.
<표 7-1>과 같은 동작이 이루어지는지를 확인하라.
D 플립플롭을 이용하여 [그림 7-1(b)]의 이진 카운터를 결선하라.
<표 7-1>과 같은 동작이 이루어지는지를 확인하라.
J-K 플립플롭을
|
|
|
15
D 래치 및 D 플립-플롭
■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
|
플립-플롭에 관한 관찰 내용
회로도
심층 탐구:D플립-플롭의 응용, 패리티 테스트 회로
회로도
상 태
결 과
Data switch
0
1
D플립-플롭은 입력되는 CLK가 0에서 1로 변하는 시점에 출력 Q와 Q값이 변한다.
Data switch가 HIGH에 연결되었을 때 패리티가 고
|
|
메뉴펼치기
