|
RS 플립플롭과 같다. 반면에 J=1, K=1일 경우에는 출력 Q과 Q\'의 논리 레벨이 바뀌는 ‘토글’이 일어난다.
- 위 사진은 JK 플립플롭 IC 패키지로, 전원이 5번 핀, 그라운드가 13번 핀인 것이 특징이다.
T 플립플롭
- T 플립플롭은 JK 플립플롭의 입력 J
|
|
|
JK-FF Simulation]
- 이 플립플롭은 상승 에지일때 상태가 변화함을 알 수 있다.
- 00 -> 01 -> 11 -> 10 -> 00 으로 처음에 state diagram에서 본 바와 같이 카운팅 되고 있음을 알 수 있다.
- CLK의 바뀜에 따라 delay를 두고 변화함을 알 수 있다.
- Rst가
|
|
|
플립플롭은 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타나게 된다. 이는 래치보다는 플립플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다.
⑵RS flip flop을 JK, D, T flip flop으로 변환시
|
|
|
플립플롭의 진리표를 확인하는 실험이 었다는걸 깨달았다. 실험테스트 결과 D입력을 클럭펄스가 아닌 Q 출력을 넣게 될경우에는 파형이 클럭펄스 상승에지상태일때 마다 출력이 변한다는 결론을 알수 있었다.
이번실험을 RS래치의 응용에 관
|
|
|
플립플롭 지연시간만 3배로 걸리므로 총 지연시간은 150ns이다.
그러므로 최대 클럭 주파수는 1/150ns = 6.7MHz 이다.
7.11 순서 0,1,2,3,4,5의 mod-6 비동기 계수기를 하강 에지 트리거 JK 플립플롭을 사용하여 설계하시오. 그리고 설계된 회로에서 초기
|
|
|
JK 플립플롭 7476 2개
5. 실험 회로도
6. 실험 절차
(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR
을 0->1로 하여 모든 플립플롭들을 해제 (clear)시키고 CLK에 클럭 펄스를
하나씩 트리거 시키면서 의 논리 상태를
|
|
|
t)값의 보수가 된다. 표에서는 4.519V 가 0.047V 로 변했다. 또 T 에 0을 주었을 경우에는 J,K 모두 0을 주는 경우와 같으므로 Q(t+1) 의 값은 Q(t) 값과 같게 된다. 위 표에서 보는바와 같이 4.446V 와 4.462V처럼 같게 나왔다.
이처럼 T 플립플롭은 JK 플립플
|
|
|
플립플롭의 기능을 따라 값의 변화가 분명했기 때문에 더는 신경 쓰지 않았다.
마지막 실험은 JK-플립플롭의 특성을 SN7476를 이용하여 알아보았다. 보통 사용하던 TTL과 달리 입력 Vcc를 5번 핀에 GND를 13번 핀에 주는 것을 주의하였다. 입력 J와 K
|
|
|
다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립플롭을
|
|
|
T-FF의 실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍도에 나타낸다.
①실험 1의 ①~⑤를 반복한다.&
|
|
메뉴펼치기
