|
JK Flip-Flop은 Flip-Flop의 일반적인 기능 이외에 카운터의 회로로 사용할 수 있으며, 또한 이러한 카운터를 응용하여 많은 방식의 카운터를 설계할 수 있음을 알 수 있었다. 또한 NE555인 발진회로를 이용하여 보다 손쉽게 구형파를 얻을 수 있으며,
|
|
|
RS Flip Flop : 출력이 결정되면 유지되므로, 래치회로라고도 한다.
- D Flip Flop : 인버터(NOT게이트)를 양단에 부가, 래치회로 및 시프트 레지스터 회로에 이용.
- JK Flip Flop : J와 K가 1이면 현 상태가 반전되어 출력. 토글링 및 레이싱 유발.
- T Flip Flop
|
|
|
플립플롭의 출력 Q와 다음 CLK으로 연결되어 순차적인 펄스를 가지며 다음 플립플롭의 출력 값을 토글시킴을 확인할 수 있었다. 단, 토글이 됨에 따라 Bit의 자리가 커질수록 토글 되는 시간이 지연됨을 확인할 수 있었는데, 그 토글의 시차는 Bi
|
|
|
트리거 터미널 : 플립 플롭의 SET 및 RESET 전환을 담당. 트리거 핀의 입력이 VCC의 1/3이 되면 출력이 높아지고 타이밍 간격이 시작됨.
3번 핀
- 출력 터미널 : 출력 파형을 확인할 수 있음.
4번 핀
- 리셋 터미널 : 이 핀의 음의 펄스는 타이머를 비
|
|
|
에지에서 다음 신호의 HIGH, LOW가 바뀌는 것을 알 수 있었다.
실험 (3)
* 회로 동작 설명
위의 회로에서 스위치를 입력 b단자에 연결하면 74164 입력 A에 0이 입력되고 이 입력이 클록펄스의 상승 에지마다 입력 A에 들어온 데이터가 클록펄스의 주
|
|
|
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.
2. 이론 디지털 회로는 조합회로와 순차회로로 구분할
|
|
|
에지서만 출력이 변한다. 어떤 응용에서는 비동기 클리어 기능을 요구하기도 하는데, 74LS161에서도 그 기능을 제공한다. ’161은 ‘163 과 핀배치가 같으나, /CLR 입력은 내부 플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
|
|
|
플롭은 한 비트의 데이터( 1또는0)를 저장할 때 매우 유요하게 사용됩니다. D 플립-플롭은 클록과 하나의 입력만을 갖고 있습니다. 클록 펄스가 공급될 때 D입력이 HIGH이면 플립-플롭은 SET되며, D입력의 HIGH는 클록 펄스의 포지티브-고잉 에지에
|
|
|
JK-FF를 이용하여 회로를 구성한다. CLR을 Low에서 High로 출력을
clear하고, 전체의 플립플롭이 reset되었는지 확인한다. CP를 순차적으로 인가해 가면서 지시된 점의 전압을 측정하여 표에 기입하고, 동작특성은 타이밍도에 기록한다.
① 논리회로
|
|
|
에지, 하강에지의 지연시간이라는 것이 있기 때문에 2%의 오차가 생겼다.
교통제어 시스템을 만들기 위해 10kHz를 클럭발진기를 설계를 하였다.
※ 예비보고서에서 이론적으로 계산한 값은 각각 = 400Ω이고 = 7kΩ이나 실험실여건상 7kΩ을 구하
|
|
메뉴펼치기
