|
RS 래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
플롭
T(Toggle) 플립플롭은 JK플립플롭의 J와 K단자를 연결한 것으로 입력 단자가
T하나이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. 이러한 기능은 주로
계수기(Counter)회로에 사용된다.
4.1 T플립플롭의 회로도4.2 T플립플롭의 특성표
|
|
|
RS 플립플롭의 회로 구성과 동작을 실험한다.
2. 관련이론
부울 대수
- 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수학이다. 부울 대수는 AND, OR, NOT 논리를 이용하여 논리식을 표현한다. 논리식의 각 변수
|
|
|
플립-플롭에 관한 관찰 내용을 정리하라. 셋업 시간, PRE와 CLR 입력, 그리고 타이밍 관찰 내용들에 대해 논의하라.
그림 15-6
심층탐구
11.그림 15-7에 보인 회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직렬 데이터(한번에 하나씩 도착하는 비
|
|
|
플립플롭이 이전 상태를 저장 하는 것 과 S가 1이면 1, R이 1이면 0, S와 R로부터 동시에 1이면 결과를 알 수 없음을 확인할 수 있었다. 또 결과 레포트를 작성하면서 SR플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서
|
|
|
플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하
|
|
|
회로도에서 VF3과 VF5의 출력값에 Nand gate를 지나 CLR의 입력값에
들어간다.
이때 VF3과 VF5의 출력값이 10번째의 펄스에서 값이 각각 ‘1’이 되므로
Nand gate 특성과 D 플립플롭의 CLR의 특성상 D 플립플롭을 0으로
바로 초기화 시켜야하는데, Nand gate
|
|
|
회로 설계에 활용될 수 있다. 1. 3비트 이진 카운터를 위한 회로 구성의 기초
2. 플립플롭의 원리와 3비트 카운터 회로 설계
①. JK 플립플롭의 작동 원리
②. T 플립플롭의 기능과 특징
③. JK 플립플롭을 이용한 3비트 카운터의 설계 절차
|
|
|
SR, JK, D, T 플립플롭을 사용한 업, 다운, 홀수, 짝수, 랜덤 카운터회로 설계(회로+시뮬레이션 포함)
목차
1. 업카운터 D회로
2. 업카운터 D시뮬
3. 업카운터 T회로
4. 업카운터 T시뮬
5. 업카운터 SR회로
6. 업카운터 SR시뮬
7. 업카운터 JK
|
|
메뉴펼치기
