|
회로를 말한다. 즉 하나의 입력신호에
의해서 플립플롭의 출력이 동시에 발생한다..
- 1개의 플립플롭은 Divide-by-2 (÷2) 카운터를 구성하는데 사용될 수 있다. 그 리고 그림 24-1 (a)와 같이 JK master-slave 플립플롭을 고려해보자. J와 K 입력은 +Vcc로
|
|
|
플립플롭을 사용하여 명령어 및 데이터의 흐름을 제어하는 회로를 설계한다. 예를 들어, 명령어 레지스터(IR)에서 명령어를 읽고, 이를 해독하여 ALU에 필요한 연산 신호를 전송하는 방식으로 작동한다. 제어 장치에는 또한 클럭 신호가 필수적
|
|
|
플립플롭은 모두 0이 되면서 CLEAR가 되는 것이다. 그래서, 이 회로는 MOD-10카운터로 동작한다. 또한 J와 K의 입력값이 1이고 각각의 펄스가 0이라는 클럭입력을 가졌을 경우에 A,B,C,D는 모두 0의 값으로 clear가 되는 것을 알 수 있으며 이 실험의 회
|
|
|
회로를 만들고, 클럭입력(CLK)에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 QA에 동기시키고 채널 A로 QA를 관찰하라. QA와 Qn를 비교하여 클럭에 대한 각 출력그려라.
맥스에서 본 결과 클럭의 상단에지에서 QA와 QB가 시작되는데 실험에
|
|
|
플립플롭의 동작원리에 대해서 조금더 공부를 할수 있었고, 2번실험
에서는 직접 카르노맵을 이용해 식을 만들고, 회로를 설계하여 카운터를 만들었을
때 성공의 뿌듯함을 느꼈었다.
3번 실험은 74161 소자를 사용함으로 카운터를 직접 설계하
|
|
|
플립-플롭은 한 비트의 데이터( 1또는0)를 저장할 때 매우 유요하게 사용됩니다. D 플립-플롭은 클록과 하나의 입력만을 갖고 있습니다. 클록 펄스가 공급될 때 D입력이 HIGH이면 플립-플롭은 SET되며, D입력의 HIGH는 클록 펄스의 포지티브-고잉 에
|
|
|
회로를 설계하라. 단, D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
실험1에서 PRE
|
|
|
폭넓게 이용된다. (1/10의 주파수 Device) 1. Gate 소자와 Flip-Flop 소자의 차이점
2. Switch Debounce
3. Data Register
4. 4 bit의 2진 카운터
5. 4bit 데이터 병렬로 Loading 하여 직렬로 출력하는 Register 전송회로
6. JK F-F을 이용한 십진 카운터
|
|
|
회로로 입력한 값이 D Flip-Flop을 통해 한 비트씩 이동 하는것을 만든 것으로 D Flip-Flop의 기본적인 원리, ‘1’을 입력하면 ‘1’이 나오고, ‘0’을 입력하면 ‘0’이 나옴을 이용하여 4개의 D Flip-Flop을 연결한 실험이었다.
8. References
1. 참고문헌
|
|
|
회로
진수변환
○
○
선택형
(선다형)
7
②
3
게이트회로
기본논리게이트
○
○
선택형
(선다형)
5
①
4
불대수
기본법칙
○
○
선택형
(선다형)
10
②
5
논리식
논리식의 간소화
○
○
선택형
(선다형)
8
①
6
플립플롭
SR플립플롭
○
○
선택형
(선
|
|
메뉴펼치기
