|
카운터 임을 알수 있다.
그리고 카르노맵을 이용해 처음 파워포인트 자료에 있는 회로보다 조금더 간단히 줄일수 있었다.
실험2 : Synchronous MOD 12 Counter
카운터 회로를 만들기위해 위와 같이 State Digram 을 그리는데 실험1과는 다르게
Synchronous MO
|
|
|
카운터로 작동되지만 1번의 경우 한 곳에만 CLK을 입력하면 2씩 카운터 되어 출력된다.
4. 실험 방법 및 시뮬레이션
[예비실험 1-1] 그림 12.16의 up-down 카운터를 JK 플립플랍으로 설계하기 위한 테이블을 그리고 입력식을 구하시오.
현재 상태
입
|
|
|
예비과제
(1) 비동기식 카운터(Asynchronous counter)의 원리를 설명하라.
→ 비동기 카운터는 첫 단 플립플롭의 입력에만 클럭 펄스가 입력되고 다른 플립플롭은 각 플립플롭의 출력을 다른 플립플롭의 클럭펄스 입력으로 사용하는 것이다. 클럭의
|
|
|
카운터: 가장 많이 사용하는 카운터로 jk 플립플롭의 토글되는 현상과 클리어
를 이용하여 여러 가지의 다양한 카운터를 만들 수 있다. ex) 2 비트
동기식 카운터,4비트 10진 카운터 등등 여러 가지의 카운터가 있다.
- cascaded counter : 두개의 카운
|
|
|
0
1
11
1
0
1
1
0
1
0
0
12
1
1
0
0
0
0
1
1
13
1
1
0
1
0
0
1
0
14
1
1
1
0
0
0
0
1
15
1
1
1
1
0
0
0
0
16
0
0
0
0
1
1
1
1
17
0
0
0
1
1
1
1
0
표 15-2 동기식 카운터 출력상태
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Graph 15-4 클록 펄스 (
C_P
) 100[㎑]에 대한 출력 파형
(3)그림 15-9의 리플 캐리
|
|
메뉴펼치기
