|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
플립-플롭 출력에 미치는 영향은?
Q의 출력에 어떤 영향도 주지 않아 이전상태 그대로를 유지한다.
4. 그림 17-3의 회로에서 입력 J와 K가 우연히 바뀌어졌을 경우에 어떤 영향이 관찰될 것인가?
J=Q, K=Q가 되므로 실험순서3에서와 같이 값이 변
|
|
|
High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만 Cp=0
|
|
|
회로에 기억된 과거의 값에 관계되는 회로회로 내부에 과거의 값을 기억하는 소자가 있어야 한다.예 : TV 리모콘의 up/down 버튼 1-1 아날로그와 디지털
1-2 Bit, Byte, Word
1-3 스위칭 회로
1-4 게이트(Gate)
1-5 플립플롭
1-6 집적회로(IC;Inte
|
|
|
회로를 별도로 꺼내 기록하고 다시 회로를 집적해야한다.
(3) static RAM과 Dynamic RAM의 차이를 설명하라.
SRAM은 DRAM에 비해 집적도는 낮으나 접근 시간이 짧아 주기억 장치로 사용된다. 정적 램(SRAM)의 기본 셀은 플립플롭으로 구성되어 있어 구조
|
|
|
회로도 및 결과
실험 1) Encoder 74LS148의 동작 이해
※ 실험 1 회로도 ※
※ 실험 1 초깃값 ※
※ 실험1 초깃값 이유
- 실험1의 회로도에서 초깃값은 스위치가 모두 열려 있는 상태로, 최대값인 4가 뜬다.
※ 실험 1 FND 출력 : 0 ※ ※ 실험 1 FND 출력 : 1
|
|
|
플립플롭으로 부르며, 주로 분주기, 계산기, 계수기억회로, 2진 계수회로등에 많이 사용된다.
SRAM
④ 제어용 발진회로 - 일반적인 전기기기에서 필요하지 않은 구간에도 계속 동작 중인 경우에 발생하는 전력소비를 줄이는 방법으로 사용된다.
|
|
|
1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오(단, X, Y는 입력이고 Z는 출력이다.) ※교재 6장(주관식문제 3번-교재 p254)
※교재 7장(주관식문제 6번-교재 p299)
※교
|
|
|
그래서 저희는 D 플립플롭을 이용하여 카운터 제어회로를 만들어 봤으며 성공적을 만들어졌습니다.
그리고 교수님이 회로를 보여드리고 교수님이 추가질문이 있으셨는데 그거에 대해서 설명드리겠습니다. 우선은
교수님이 말씀을 하신거는
|
|
|
기계적
움직임에 시연 가능성이 있을 것으로 생각되어 작품구상에 들어가게 되었다. 제작동기
사용부품및 공구
사용IC Data Sheet
작품의 동작
회로도 구성
작품의 구성(브레드보드)
작품의 구성(만능기판)
작품구성완료 후 동작모습
|
|
메뉴펼치기
