|
파란줄에서 현재상태가 S1(100원)일때 입력값 I1(100원)을 입력해주면 출력값이 C(커피 출력)와 E(거스름돈 50원)가 되고 다음상태 S0, S1이 0(남은돈 0)이 됨을 확인할 수 있다. 회로설계
여기표
논리식
회로도
단발펄스
7-세그먼트
|
|
|
회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2
1. 실험 목적
이번 디지털 회로 실험의 목적은 멀티플렉서(Multiplexer)와 디멀티플렉서(DeMultiplexer), 그리고 JK 플립플롭(JK Flip-Flop)의 동작 원리와 특성을 이해하고 이
|
|
|
회로를 구성하여서 SW1, SW2의 상태에 따라 Q1, Q2의 상태를 주파수 관점에서 과낯ㄹ한 결과 <그림 8>과 같은 시간도표상의 그래프를 얻을 수 있었다.
4. 연습 문제
A. IC 74109 에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지
|
|
|
회로를 구성하여 JK-FlipFlop의 다양한 상태 변화를 관측하는 것이다. 실험을 시작하기에 앞서 JK-FlipFlop의 기본 개념을 복습하였다. JK-FlipFlop은 두 개의 입력 J와 K, 하나의 클럭 입력, 그리고 두 개의 출력 Q와 Q’로 구성되어 있다. 이 플립플롭은
|
|
|
회로 동작 설명
위의 회로에서 스위치를 입력 b단자에 연결하면 74164 입력 A에 0이 입력되고 이 입력이 클록펄스의 상승 에지마다 입력 A에 들어온 데이터가 클록펄스의 주기에 따라 시프트되어 저장된다. 좌측의 스위치를 통하여 74164 입력 A에
|
|
|
JK-Flip flop을 사용하여 설계하라.
회로도
시뮬레이션
JK 플립플롭의 동작특성을 이해하면, 그 특성을 이용하여 카운터를 설계할 수 있다. 플립플롭을 3개 사용하였으므로 3비트 카운터, 즉 8까지 셀 수 있는 카운터까지 만들 수 있는데, 모드 6 카
|
|
|
|
JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
실험 6) JK Flip-Flop을 이용한 동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
실험 7) JK Flip-Flop 플립플롭을 이용한 비동기
|
|
|
.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출력이
결정된다 사용 칩에 대한 설명
회로 동작 원리
회로 변경의 이유
Modulo 6 카운터 설계 과정
상태도
진리표
카르노 맵
최종 회로도
|
|
|
회로 설계에 대한 명확한 이해와 실습 경험은 앞으로의 연구와 커리어에 긍정적인 영향을 미칠 것이라고 생각된다. 1. 실습 내용 개요 및 분석
2. RS 플립플롭의 설계 및 작동 원리
3. 실습 과정에서의 성찰
4. 회로 동작의 최적화 및
|
|
|
|
회로, 발진기 회로 및 PWM 신호 생성 등의 다양한 회로를 설계하고 구현하는 경험을 쌓을 수 있다. 실험의 첫 번째 목적은 555 타이머의 기본 구성 요소와 작동 방식을 학습하는 것이다. 555 타이머는 세 개의 비교기, RS 플립플롭, 디지털 출력 구
|
|
메뉴펼치기
