|
플립플랍은 순차논리회로의 기본적인 형태이기 때문에 개념을 제대로 알지 못한다면 앞으로 어려움이 많을 것이라고 생각한다. 이번 실험을 통해서 Latch와 플립플랍에 관해 좋은 체험학습이 된 것 같다. 앞으로 배우게 될 또 다른 순차논리회
|
|
|
플립플랍에 대해서 알아보았다. 디지털 회로설계 강의시간에 아직 공부하지 않은 내용이라 이해하는 데에 좀 어려움이 있었지만 가상 시뮬레이션을 통해 어느 정도 개념을 이해할 수 있었다. 실제 실험을 통해서는 더 많은 것들을 배울 수 있
|
|
|
JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반대다.
. J input의 logic state가 변하고, 그리고 나서 되돌아온다면 negative clock transition과 original logic state사이에서 output은 변하지 않는다.
. PR 또는 CLR inpu
|
|
|
회로 구성은 더욱 복잡해진다. 입출력 방정식에서 차이가 나는 이유는 활성화 테이블에서 J-K 플립플랍이 D 플립플랍보다 don\'t care가 더욱 많아지기 때문이다.
5. 고찰
이번엔 순차회로의 개념에 대해서 알아보았다. 중요한 개념 중 하나는 state
|
|
|
JK 플립플랍
74LS76
4
3,520
타 이 머
NE555
2
330
저 항
330Ω
4
1,000
커 패 시 터
1.0uF
2
400
LED
적색/황색/녹색/백색
12/4/12/4
5,000
기 판
-
1
10,000
점 프 선
3M
1
12,000
전 지
AAA
2
2,000
계
-
-
41,280
5. 참고문헌
최신 디지털 공학 / 정두영 / 명진
최신 디지털 공학
|
|
|
IC를 구현하는 방법을 익힌다.
● Flip-flip을 구성하고 동작 원리를 이해한다.’
2. 실험결과
1) 실험 1 : Digital Gate (OR, AND, NOT, EX-OR Gate)
2) 실험 2 : D Flip-flop (7474)
3) 실험 3 : JK Flip-flop (7476)
4) 실험 4 : RS Flip-flop (7400)
3. 고 찰
|
|
|
회로
그 밖의 동작 원리는 고정 바이어스 회로와 거의 비슷하다.
III. 결론
이와 같이 JFET는 FET의 한 종류이며 게이트(G), 드래인(D), 소스(S)의 단자로 구성되어 있고 N채널형과 P채널형으로 나뉜다. 기본적인 구조는 소스와 드래인은 채널에 연결
|
|
|
회로
기본적으로 4가지의 기본 논리를 수행하며, 회로는 다음과 같다.
그림 1.9 논리회로의 스테이지
4. 시프트 마이크로연산
표 1.5 시프트 마이크로 연산
Symbolic designation Description
R shl R Shift-left register R
R shr R Shift-right register R
R cil R Circular shi
|
|
|
회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어사전&n
|
|
|
회로구성을 해야겠다. 결론적으로 순차회로는 조합회로보다 더 복잡하고 어려운 개념이 없지 않아 있지만, 메모리를 저장할 수 있다는 점에서 훨씬 좋은 회로인것 같다. 이번 실험으로 끝나는게 아니라 실제로 많이 쓰이고 중요한 만큼, 기억
|
|
메뉴펼치기
