|
플립플롭의 토글되는 현상과 클리어
를 이용하여 여러 가지의 다양한 카운터를 만들 수 있다. ex) 2 비트
동기식 카운터,4비트 10진 카운터 등등 여러 가지의 카운터가 있다.
- cascaded counter : 두개의 카운터를 연결해놓은 카운터로 많은 동작을
|
|
|
D1은 이제 동작한다. 그러나, 클럭 주기의 횟수가 데이터 열의 길이보다 크지 않으면,데이터 출력, Q는, 순서대로 병렬 데이터를 읽을 것이다.
6) 병렬입력, 병렬출력
-시프트 레지스터의 이 종류는 병렬입력 (D0 - D3)로부터 데이터를 취하고 레지
|
|
|
플립플롭을 사용하면 의 주기로 의사불규칙 이진 수열을 발생한다. 따라서 이를 확인하기 위해 (e) 회로 구성을 통해서는 PRBS 발생기를 구성했는데 실험 시 회로가 제대로 작동하지 않아 Logic Works 프로그램을 통한 회로 구성으로 실험 결과를
|
|
|
동작 이해
※ 실험 1 회로도 ※
※ 실험 1 초깃값 ※
※ 실험1 초깃값 이유
- 실험1의 회로도에서 초깃값은 스위치가 모두 열려 있는 상태로, 최대값인 4가 뜬다.
※ 실험 1 FND 출력 : 0 ※ ※ 실험 1 FND 출력 : 1 ※
※ 실험 1 FND 출력 : 2 ※ ※ 실험 1
|
|
|
을 통해 카운팅 원리와 디지털 회로 설계의 기초를 학습하였다. 이번 실험에서는 기본적인 D 플립플롭을 이용하여 카운터를 구성하고, Mod N 카운터의 동작을 관찰함으로써 이론과 실제 회로의 차이를 체험하였다. 실험 결과, 카운터가 예상한
|
|
|
D 플리플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한
|
|
|
d_ff.vhd를 컴포넌트로 선언하고, 위의 그림대로 시그널을 선언하였다. 그 시그널에 동작을 기술하였다.
시뮬레이션 캡춰
mux selector의 sel 신호는 모두 같기 때문에, 그 중 M1의 sel 신호만 표현하였다.
50~100ns 사이를 보면 sel='100'즉 En_Load 이다. 그
|
|
|
동작과 연계하여 사용
- 비트들이 좌우측으로 시프트될 때 첫번째 플립플롭은 직렬입력을 통해 새로운 2진 정보를 받아들인다
○ 논리 시프트(Logical Shift)
- 출렬입력으로 0이 전송된다
- 기호로는 Shl, Shr로 표시
R1←Shl R1
R2←Shr R2
○ 순환
|
|
|
D 플립플롭의 작동 상태와 새로운 칩을 이용해보면서 데이터가 어떻게 이동하는가에 대해서도 더 자세히 알게 되었다. 모르긴 몰라도 컴퓨터 안에서도 이와 비슷한 동작으로 데이터가 움직이는 것이 아닌가 하는 생각 도 해보았다.
마지막으
|
|
|
동작들을 이해하기위한 실험을 했습니다. 이번 실험의 결과를 led전구를 이용하여 관찰하였는데, 핸드폰 사진기를 이용하여 사진을 찍으면 불빛이 약한 전구들은 그 모습이 보이지 않아서 결과 사진을 제대로 찍을 수 없었기 때문에 결과사진
|
|
메뉴펼치기
