|
플립-플롭에 관한 관찰 내용을 정리하라. 셋업 시간, PRE와 CLR 입력, 그리고 타이밍 관찰 내용들에 대해 논의하라.
그림 15-6
심층탐구
11.그림 15-7에 보인 회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직렬 데이터(한번에 하나씩 도착하는 비
|
|
|
플립플랍과 마찬가지로 RESET이 0일 경우엔 출력이 항상 0이 됨을 알 수 있다.
VHDL 코드를 작성하면 다음과 같다.
4. 실험 방법 및 시뮬레이션
[예비실험 1.] NOR 소자와 스위치 그리고 LED를 사용해서 S-R latch 회로를 구성하고
진리표를 확인하시오.
|
|
|
플립플롭의 Setup time 및 hold time >
< 74LS74 D 플립플롭의 Setup time 및 hold time >
② Tplh, Tphl
플립플롭은 클록에 반응하여 출력이 변화되기 때문에 클록에 대한 전달지연시간은 Tplh와 Tphl의 2종류가 있다. Tplh는 클록의 상승 모서리 시점부터 출
|
|
|
2N4401 8개, LED 8개, ON/OFF 스위치 4개, 푸시버튼 스위치 4개, 저항 220옴 10개, 2.2k옴 10개
4.예비보고서
(1) TTL IC 7473, 7474, 74112 조사하기
7473
7474
74112
피스파이스가 익숙하지 않아서 손으로 직접 그려서 했습니다.
출처: WWW.GOOGLE.COM 목차없음
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
메뉴펼치기
