|
포인트 처리
픽셀단위 산술 연산
◆ 포인트 처리
영상이 가지고 있는 픽셀 값을 산술연산 값으로 변환하는 것
◆ 커널기반 영상처리
인접영역픽셀을 동시에 사용하는 방법
◆ 산술 연산
덧셈 – OutImg[x][y] =InImg[x][y] + C1
뺄
|
- 페이지 18페이지
- 가격 1,000원
- 등록일 2015.06.29
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
VLSI report3.hwp
01.시스템 설계
≪ 그 림 ≫
4 to 1 MUX를 응용하여 산술연산과 비트단위 연산을 수행하는 시스템을 설계하였다.
이 시스템은 두 개의 4bit a 와 b. 3bit 선택 신호로서 8bit의 결과 c 를 출력한다. 주 기능은 산술연산 +, –
|
- 페이지 134페이지
- 가격 3,000원
- 등록일 2011.10.24
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
산술연산자
[19] 대입연산자
[20] 형변환규칙과 캐스터 연산자
[21] 조건연산자
[22] 비트연산자
[23] 쉼표연산자
[24] 연산자 우선순위와 결합순서
[25] 1차연산자 - 단항연산자, 간접연산자(*), 번지연산자(&), 1의보수연산자, 논리연산자, c
|
- 페이지 28페이지
- 가격 3,000원
- 등록일 2004.05.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
조사하고, 만일 오류가 발생하였다면 수정하세요 1. 디지털 논리회로를 기능적인 측면에서 보면 2개의 논리회로로 구분할 수 있다. 이 2개의 논리회로에 대해 각각 설명하세요
2. 디지털 논리회로의 기능 중 산술연산에 대해 설명하세요
|
- 페이지 2페이지
- 가격 2,000원
- 등록일 2012.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
연산 후 결과값이 음수인가? 참:1, 거짓: 0
V (OVERFLOW 플래그) = 연산 후 Overflow가 발생하였는가? 참:1, 거짓: 0
S (SIGN 비트) = N V 의 연산 결과가 1인가? 참:1, 거짓: 0
H (HALF CARRY 플래그) = 산술연산에서 3번째 비트로부터 올림수가 발생하였는가? 참
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2007.12.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|