|
VLSI report3.hwp
01.시스템 설계
≪ 그 림 ≫
4 to 1 MUX를 응용하여 산술연산과 비트단위 연산을 수행하는 시스템을 설계하였다.
이 시스템은 두 개의 4bit a 와 b. 3bit 선택 신호로서 8bit의 결과 c 를 출력한다. 주 기능은 산술연산 +, –
|
|
|
2. Back ground theory of add shift mutiplier
Multiplier 의 bit에 따라 Multiplicand 를 더한 후 1bit 씩 shift를 시켜준다.
Multiplier의 LSB가 1 이므로 0111을 써주고, MSB의 숫자에 따라 Sign extension을 시켜준다. 0이면 0으로 4bit를 채우고 1이면 1로 4bit를 채워준다.
|
|
|
되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthesis)
2.4 공정(Fabrication)
2.5 테스트(Test)
|
|
|
|
Sequence Detector 설계
<Verilog Code>
`timescale 1ns / 1ps // 1ns 기준으로 testbench 수행, 1ps는 rounding 한다.
module seq_det(seq_in,clk,rst_in,flag); // Module 설정( input, output )
input clk, rst_in; // 1bit 설정
input [3:0] seq_in; // 4bit 설정
output flag;
reg f
|
|
|
VLSI 설계, 이론과 실습
◎ 디지털회로 및 시스템, 문운당
◎ 디지털 공학, 동일출판사
◎ 박효균, 소자 및 회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조
|
|
 |
VLSI Era, Vol. 2, Lattice press, California, 1990.
[22] R. F. Fierret, Semiconductor Device Fundamentals, Addison-
Wesley, USA, 1996.
[23] Tam Lyn Tan; Hui Ping Lim; Chee Lip Gan; Nam Hwang; Statistical and physical analysis of leakage and breakdown failure mechanisms of Cu/low-k interconnects, Phys
|
|
|
VLSI Symposium, IEEE Sensors 등)에서 연구 성과를 발표하며 연구자로서의 역량을 키워나가는 것이라 말씀드리는 바입니다.
그리하야 좀 더 장기적인 플랜으로는 박사과정 진학을 통해 보다 심화된 연구를 수행하고, 차세대 지능형 전자 시스템 설계
|
|
 |
VLSI 설계 같은 핵심 ...…<중 략>
답변 글자 수: 959자 (공백 포함) 1. 에이디테크놀로지에 지원한 이유와 입사 후 회사에서 이루고 싶은 꿈을 기술하여 주십시오
2. 지원분야와 관련하여 전문성을 키우기 위해 어떠한 노력을 하였는지
|
|
 |
VLSI, 시스템프로그래밍, VHDL에 관하여 어느 정도의 기본지식을 습득하고 있습니다. 그리고 현재 정보처리산업기사 자격증을 보유하고 있습니다.
이러한 기본지식을 바탕으로 제가 대학원에 진학하여 구체적으로 알고 싶고 연구하고 싶은 분
|
|
메뉴펼치기
