|
게이트 지연
{C}_{load}
= 유니트의 실제 부하(pF 혹은 정규화된 게이트들의 개수로 표현됨)
{T}_{load}
= 유니트에서 부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들
|
|
|
논리 함수의 진리표 작성
(2) 진리표를 통한 성립 여부 검증
(3) AND, OR, NOT 게이트를 활용한 논리 다이어그램 설계
(4) NAND 및 NOT 게이트를 이용한 논리 다이어그램 작성
(5) 팬인(fan-in)과 팬아웃(fan-out) 개념 조사
(6) 논리 대수를 통한
|
|
|
및 상태표
3. 카노맵을 이용하여 출력값 구함
4. 3번에서 얻은 관계로 기본 회로도 구함
5. NAND, NOR 로 회로를 단순화 시킨 회로도
6. MOSFET 등가 회로도
7. 파형 측정
8. NETLIST
9. [참고] 회로 간소화 기법 및 MOSFET 등가 변환 방법
|
|
|
부울대수식 (카르노맵을 작성하여 AND게이트, OR게이트로 구성한 부울대수식) a= B + D + AC + A'C’ b = AB + C` + A`B` c = A + B' + C d = AB'C + BC' + A'C' + A`B + D e = A`B + A`C’ f = A'B' + B'C + A'C + D g = A'C + BC` + B`C + D
- 고찰실험 1. NOT게이트와 AND게이트를 이용하여
|
|
|
논리 게이트를 사용하여 정보를 처리하는 방식과 데이터의 이진적 표현 방식에 대해 배우게 되었다. 다양한 조합 및 순서 논리 회로의 설계와 시뮬레이션을 통해 이론적 지식을 실습에 적용해 보며, 실제 동작하는 회로를 경험하는 과정은 매
|
|
|
부울함수를 배우고 회로의 논리식을 간소화 하는 방법 중에 하나인 DeMorgan의 정리를 배웠다. 회로를 보고 논리식을 만들어보고 그 논리식을 DeMorgan의 정리를 이용하여 간소화 해보았다. DeMorgan의 정리를 사용함으로써 많은 게이트를 최고화 함
|
|
|
|
논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로의 상태가 변하는 것을 이용
- 플립플롭 회로와 게이트의 조합으로 구성
- 분류 : 동기 계수기(클럭 신호에 동기되어 모든 상태값이 변함)
비동기 계
|
|
|
게이트만을 이용하여 반가산기를 구성하여라
2. 문제 1.에서 각 게이트 출력의 논리식을 쓰고, 부울대수를 이용하여 합과 자리올림수의 올바른 출력식을 나타내어라.
S= B + A = A B
C= A B = AB
○ 고찰
1. 1. 실험 1, 2, 3, 4의 결과를 이용하여 가산기
|
|
|
논리 동작을 하는 회로를 (b)와 (e)처럼 2가지 종류로 만들 수 있다.
참고문헌
부울대수와 카르노 맵 - 정보통신실험 2004. 5. 19
디지털 공학실험 「강의, 실험 그리고 설계」 - 이병가 저 2000.
디지털 시스템 <사이텍미디어> - 조성환외 공역 200
|
|
|
논리식을 작성한 후 불 대수의 정리를 이용하여 간소화하면 아래 식과 같다.
위와 같이 합 S에 대한 논리식을 정리하면 EOR gate 두 개를 사용하여 전 가산기의 합에 대한 논리회로를 구성할 수 있다.
자리 올림 수 Cn에 대한 논리식을 작성한 후
|
|
메뉴펼치기
