|
디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
11. 연산 장치
|
|
|
게이트맨 홈페이지[http://www.egateman.co.kr/product/VIC_19p.pdf]
- AT89S51 Data sheet 1. 작품제목
2. 요약
3. 작품의 목적 및 필요성
4. 작품의 특징 및 신규성
4.1 기존 작품 조사
4.2 기존 기술의 이용
4.2.1. 신규 기술
5. 작품 설계
|
|
|
구분을 좀더 명확하게 하기위해서 좀더 차이가 큰 전압을 걸어준다는 것을 깨달았습니다.
9.References
Logic and Computer Design Fundamentals(4th)
Pspice 기초와 활용
네이버 블로그, 다음 블로그 6. Experimental Results
7. Analysis
8. Conclusion
9. References
|
|
|
게이트형(Junctcion gate type: JFET)
3) 절연 게이트(Insulated gate type : IGFET)
Ⅳ. 트랜지스터의 구조
Ⅴ. 트랜지스터의 동작원리
1. 무신호때의 동작 상태
2. 양신호때의 동작 상태
3. 음신호때의 동작 상태
Ⅵ. 트랜지스터의 기본동작
Ⅶ.
|
|
|
수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능을 갖는 TTL
|
|
|
번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소득이었다. 1. 결과 분석
2. 토의
|
|
|
끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop, FF)
● 가상실험
● 클럭은 인가하는 방법
●실험 보고서
● 문제
● 고찰
● 비고 및 고찰
|
|
|
DigitalMain/dvlec/textbook/chap07/digital07_2.htm
http://archi.chungbuk.ac.kr/multimedia/lecture03/
http://www.happycampus.com/pages/2002/12/06/D1153949.html
http://www.happycampus.com/pages/2001/04/13/D1023367.html
http://www.pyc.pe.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/skson
|
|
|
순서로 입력이 들어가게 하였다.
- 이 회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 "lastalu"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩
|
|
|
digital logic gate를 사용하여 구현한다. Ⅰ.Feed back에 의한 분류
1.Positive feedback
2.Negative feedback
3.No feedback
Ⅱ.입력 단자에 의한 분류
1.Inverting amplifier(반전 증폭기)
2.Non-Inverting amplifier(반전 증폭기)
Ⅲ.발진기
1.정현파 발생기
2.구형파,
|
|
메뉴펼치기
