|
RS 플립플롭
- 위 그림에서 클럭은 PT의 펄스를 발생시키는 회로에 가해진다. IEEE 기호는 SR 래치와 같은 그림이 된다.
2. D 플립플롭
C
D
0
X
(last state)
0
0
1
1
논리도
진리표
(+)의 에지트리거된 D 플립플롭
- 위 그림에서 짧은 PT의 전압 펄스
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
기존실험에 조금 힘들었던 실험이었으며 래치회로 d플립플롭에 관해 알수 있었다. 실험14
D래치와 D플립플롭
실험 목표
사용 부품
이론 요약
실험순서
실험 14 보고서
실험 목표:
데이터 및 관찰 내용:
평가 및 복습 문제
|
|
|
플립플롭 회로의 정의와 종류를 간단히 설명하시오.
3. RS플립플롭의 상태표를 작성하시오.
4. JK플립플롭의 특성을 설명하고 진리표를 작성하시오.
5. T플립플롭과 D플립플롭에 대해 설명하고 상태표를 작성하시오.
6. 주종 플립플롭의
|
|
|
JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플
|
|
|
회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4.
|
|
|
인가되게 하면 정상적인 동작이 이루어진다. ▣ 실험 목적
▣ 실험 이론
▣ 예비과제
⑴ Latch 회로와 Flip-Flop회로를 비교 설명 하라.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
|
|
|
JK플립플롭으로 책과는 다르게 비동기식 10진 카운터를 설계 한 것이고, 아래의 그림은 T플립플롭으로 계수기를 설계한 것이다.
●동기 계수기
5. 다음의 상태 천이표를 가지고 JK 플립플롭(SN7476)으로 회로를 구성하고 표 14-2 와 결과를 비교하
|
|
|
D
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
1
↑
1
0
0
0
1
↑
0
1
0
0
1
↑
0
0
1
0
1
↑
0
0
0
1
<실험 6>
회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와
|
|
|
회로도 :
C D
Q(t +1)
1 1
1 0
0 X
1
0
불변
③ 진리표 :
다. T 플립플롭 : T(toggle) 플립플롭은 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 가지고 있으며 클럭펄스가 들어 올 때마다 출력이 바뀝니다.
라. J-K 플립플롭 : RS플립플롭의 결점을 보
|
|
메뉴펼치기
