|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
|
각 실험에 관련된 회로도와 실험 결과표와 사진
Flip - Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와
|
|
|
회로에서 커패시터와 저항을 사용하여 구성하여도 된다는 것을 알았다.
▣동그라미 부분에서 클록을 빼오는 이유..
처음에는 저 회로를 구성 하지도 않고 그냥 오실레이터에서 뽑아서 사용 하였는데.. 그래도 한번 구성해 보았다.
실제 구성
|
|
|
D
0
0
0
1
1
0
1
1
표 4-7.R
0
0
0
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
1
0
표 4-8.R
X
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
1
표 4-9
T,
Total 1's
P,
ODD or EVEN
X 1. 실험목적
2. 기초이론
3. 실험장비 및 재료
4. 실험 절차
5. 실험 고찰
6. 필
|
|
|
T1(s) =
{ s} over {s+{ }_{c } }
=
{ s/{ }_{c }} over {s/{ }_{c }+1 }
식으로 주어진 1차 고역-통과 함수는 그림 1-3에 보인 두 회로망으로 실현할(1보다 작은 스케일 인수로)수 있을 것이다. 이들 두 회로망은 모두 입력 저항 Rs와 부하 저항 RL 사이에서 동작
|
|
|
T
= 319Hz (가변R=5k일 때)
= 8512Hz (가변R=200일 때)
주파수(319Hz~8512Hz 조절가능) 1. 설계내용 및 목표
2. 관련 이론
a. OP Amp란?
b. 구형파발진회로
c. 정현파회로
d. 삼각파회로
e. 펄스파회로
f. 반전증
|
|
|
t) = - 1 over RC integral{v_i (t) dt }
- 직선성이 우수한 선형 램프 회로에서는 파형이 일정한 비율로 상승하는 특성을 가져야 한다.
- 일정한 직류전압을 가하면 원하는 램프 전압을 얻을 수가 있어서 타이밍 회로나 A/D 변환기 등에 필수적으로 쓰인
|
|
|
회로를 구성하라. 단, 전압과 저항은 예비과제 (2)에 있는 저항을 사용하라.
(a) A-B 단자를 open하고 양 단자 전압을 측정하라.
(b) A-B 단자를 short하고 양 단자 전류을 측정하라.
⒞ 위 결과로 <그림 7.16> 회로의 테브난 등가회로를 구하라.
(d) &
|
|
|
회로 : 2개의 안정된 출력상태를 갖는다. 2개의 출력 상태는 무한히 유지될 수 있다. 이 회로의 입력단으로 트리거 펄스가 들어올 때마다, 회로의 출력은 LOW 상태에서 HIGH 상태로, 또는 HIGH 상태에서 LOW 상태로 계속해서 그 값을 바꾸게 된다.
비
|
|
|
회로의 단일 펄스 입력이 인가된 후 레지스터는 N+1001로 되어야 한다. 바꾸어 말하면 순차회로는 4비트 레지스터의 내용에 5를 더하는 기능을 갖는다. J-K FF을 사용하여 회로를 설계하라.
6. 필요한 결과
표 10-1E.
IC1
IC2
IC3
Q1
Q2
Q3
Q4
Q5
Q6
L
L
D
D
D
D
|
|
메뉴펼치기
