|
주종 플립플롭의 파형도는 J, K 및 시간 펄스에 따라 주종 플립플롭의 Q0와 Q에 대한 파형도를 나타낸 것이다.
그림 4-24. 주종 플립플롭의 파형도
주종 플립플롭은 JK 플립플롭의 단점인 J, K와 C가 모두 1일 때 출력이 게이트의 전차 지연 시간 주
|
|
|
회로
Exclusive OR(XOR)
시뮬레이션 결과
디코더(Decoder)
시뮬레이션 결과
엔코더(Encoder)
시뮬레이션 결과
딜레이(Delay Time)
시뮬레이션 결과
플립플롭(Flip-Flop)
RS 플립플롭
시뮬레이션 결과
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레
|
|
|
들었습니다. 1. SR 플리플롭 회로도와 진리표
2. CLK SR 플리플롭 회로도와 진리표
3. D 플리플롭 회로도와 진리표
4. J-K 회로도와 진리표(빵판에 결선된 사진첨부)
5. 마스터 슬래이브 회로도와 진리표(빵판에 결선된 사진첨부)
6. 고찰
|
|
|
회로가 잘못된 것이라고 생각하였습니다. 그래서 실험이 잘못된 원인을 찾는데도 시간이 소비되었고, led문제인 것을 알게 된 후에도 실험실에 있는 led의 개수는 한정되어 있어서, 밝게 빛나는 전구들을 찾는데도 시간이 많이 소비되었습니다
|
|
|
회로도
왼쪽
A=입력X
B=입력 Y
오른쪽
C=DRINK
D=ChangeA (10원반환)
E=ChangeB (20원반환)
F=ChangeC (30원반환)
G=ChangeD (40원반환)
11.검증
(정확하게 분석하지 못한 점이 아쉽습니다.)
12.자체 평가 및 향후 반영할 사항 기술
카르노 맵을 변수 5개를 이용하
|
|
|
트리거를 맞추어야 한다. 보고서에 D 플립-플롭에 관한 관찰 내용을 정리하라. 셋업 시간, PRE와 CLR 입력, 그리고 타이밍 관찰 내용들에 대해 논의하라.
그림 15-6
심층탐구
11.그림 15-7에 보인 회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직
|
|
|
D1023367.html
http://www.pyc.pe.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
http://www.uichs.hs.kr/seol/%B1%B8%C1%B6/ff1.htm 1. RS
|
|
|
회로를 설계하라. 단 D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라.
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
INPUT
OUTPUT
PRESET
CLEAR
CLK
D
Q
Q\'
0
1
X
X
1
0
1
0
X
|
|
|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
회로를 구성하는 실험이었다. 먼저 QA와 QB는 Y0, Y1, Y2, Y3 출력단자에 있어 스위치와 같은 것이다.
위의 시뮬레이션 결과값을 통해서 <실험 1>에 대해 분석해보자면, QA와 QB의 출력값이 High가 될 때마다 Y0, Y1, Y2, Y3값도 한번 씩 High값을 출력하
|
|
메뉴펼치기
