|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
플립플롭은 JK 플립플롭의 입력 J와 K를 하나로 묶고, T라는 이름을 붙인 플립플롭으로, 입력 T가 1일 될 때마다 출력이 토글된다는 특징이 있다.
- T=0이면 출력은 변하지 않으며, T=1일 때 출력이 토글된다.
- 위 실험 결과도 비슷하게 T=0 일 때는
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop, FF)
● 가상실험
● 클럭은 인가하는 방법
●실험 보고서
● 문제
● 고찰
● 비고 및 고찰
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
및 출력 값.
고찰
J
K
Q [입력전의 값]
[입력후의 값]
비고
0
0
0
1
변화 없음
0
0
0
1
변화 없음
0
1
0
1
SET(=1)
0
1
0
1
SET(=1)
1
0
0
1
RESET(=0)
1
0
1
0
RESET(=0)
1
1
1
0
토글
1
1
0
1
토글
이번 시뮬레이션은 SN7479소자를 이용해 JK flip flop을 구성하는 시뮬레이션이다.
|
- 페이지 15페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
확인할 수 있습니다.
실험 (4)는 클럭을 주면 우측으로 쉬프트되는 구조의 쉬프트레지스터인데 실험시작 후, clock 시간 후에 출력 A에 1이 입력되어 A->B->C->D->A 순으로 1이 순환되는 것을 확인할 수 있었습니다. 실험
비고 및 고찰
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|