|
있는 파라미터를 실제 적용해 보면 예상과는 다른 결과가 나타날 수 있음을 알 수 있었다. 1. 회로해석
2. pspice시뮬레이션
3. 평균화된 벅 변환기
4. 부하저항 4Ω=>2Ω으로 변화시 벅 변환기
5. 파라미터 수정(보정) 및 Simulation 반복
|
|
|
이론적인 주파수 특성 곡선을 얻기 위하여 다음과 같은 순서를 적용한다.
(a) 그림 11-5의 회로에서 X표로 나타내어진 점을 개방하고 테브닌의 정리를 적용하여
테브닌의 등가 회로를 작성하여라.
[그림 11-5]
(b) 3dB 주파수(차단주파수)를 결정하
|
|
|
때 TM기 모드가 활성화되어 외부 디바이스에서 아날로그 신호를 얻을 수 있습니다.
이번 실험은 실험 (4)와 실험 (5) 모두 결과 값이 이론값과 비슷하게 나왔습니다. 이론값은 실험부분의 표 아래에 적어두었습니다. 실험
비고 및 고찰
|
|
|
회로를 간단히 할 수 있다.
Pspice Simulation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획 1. 실험관련내용(이론)
2. 실험계획 및 주
|
|
|
, 전압 값을 합성하면 원래 회로의 전류, 전압 값을 알아 낼 수 있다.(:중첩의 원리)
● 전원의 위치에 따라 직병렬 구조 변화에 유의해야함을 알 수 있다. 전류, 전압은 물론 총저항의 값부터 바뀐다. ▶실험목표
-기본이론
-해석
-고찰
|
|
|
이론
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier)
3. 회로도
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게
|
|
|
등가회로 1.2k행 에 기록한다. 나머지 두 저항에 대해서도 각각의 RL과 IL을 측정하여 표14-4에 기 록한다. 1. 목적
2. 이론
3. 실험과정
A. 14-6 회를 이용한 노튼의 정리 증명실험
B. 등가회로
C. 회로14-8을 이용한 노튼의 정리 증명실험
|
|
|
주파수를 측정하여 기록하라.
(t)를 정현파로 바꾸고, 위의 실험과정 , 를 반복하라.
구형파
정현파
진폭
주파수
진폭
주파수
(t)
(t)
<시뮬레이션 결과> 11.1 실험 주제
11.2 실험 장비
11.3 실험을 위한 기초 이론
11.4 실험방법 및 결과
|
|
|
법칙
2-3. 앙페르의 법칙
2-4. 자기에 대한 가우스의 법칙
3. 패러데이의 법칙
3-1. 패러데이의 유도 법칙
3-2. 유도 기전력과 전기장
4. 맥스웰의 정리와 맥스웰 방정식
4-1. 앙페르-맥스웰의 법칙
4-2. 맥스웰 방정식
|
|
|
.
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건) Start Freq :10Hz , End : 10kHz , Points : 10001
시뮬레이션 결과 )
# x 축 log scale로 변환한 값 1. 목적
2. 이론
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
4.시뮬레이션 결과
|
|
메뉴펼치기
