|
회로를 바꾼다.
⑷ 단자 C, D의 전압을 2V, 4V, 6V로 변화시키면서 A, B 에서의 전류를 측정한다.
⑸ 가역 정리가 성립하는지 확인하여라.
※ reference
-「Electric circuits」; 8판, Nilsson
-「회로이론실험」; 출판사-두양사, 저자-이준신, 윤석호, 박기헌
|
|
|
이론치(진폭과 위상)를 구하고 실험에 의해 측정된 값과 비교하라.
3. 구형파를 사용한 경우에는 v가 작지 않으므로 i=Vg/Rg 의 식이 성립하지 않는다. 함수발생기의 테브난등가저항 Rt를 포함하는 등가회로에서 i에 대한 미분방정식을 쓰고 그
|
|
|
회로 실측에 기초한 기초 전자 전기 실험 도서출판 글로벌 홍순관저
전자전기 기초 실험 진영사 이재호·김순협 공저 1. 기초이론
(1) 마디 해석법
(2) 루프 해석법
(3) 선형성
(4) 가역정리
(5) 중첩의 원리
2. 예비보고서
(1) 중첩의 정리
|
|
|
앞의 회로는 전압 이득이 다음과 같은 반전 증폭기가 된다.
< 3-4 제한된 저주파 이득을 갖는 적분기 회로 >
3. 시뮬레이션
1) 미분기
2) 적분기 1.목적
2.이론정리
적분기
미분기
3.시뮬레이션
적분기
미분기
4.결과
|
|
|
회로의 총 임피던스는 옴의 법칙을 이용하여
와 같다.
3. 실험 준비물
기기
■ 함수발생기
저항
■ 2k, 1/2-W 1개
■ 10, 1/2-W 1개
캐패시터
■ 0.1uF 1개
인덕터
■ 100mH 코일
4. 실험과정 Pspice로 구현
Ir= 5mA , 녹색= 인덕터전류 = 8mA
총 전류 = 9.5mA
Ir=5mA,
|
|
|
방정식을 세워 베이스, 콜렉터, 에미터의 저항을 h파라미터로 나타내면 다음과 같다.
, , , ,
3. 시뮬레이션 결과 및 분석
1) 실험34 : 4단자 회로망
1) 전류치
실험 회로도
시뮬레이션 결과
분석 : 우선 I1이 0.5mA다 될 때의 V1의 값을 찾기 위하여 D
|
|
|
저항, 각종 배선도구 등등)에서 조금씩 생기는 오차라고 생각 됩니다.
실험을 통해서 확인해 본 이 중첩의 원리를 다른 수업(회로이론 등)에서 적용하여 좀 더 쉽게
문제를 풀 수 있을 것이라고 생각됩니다. 또한, 이 방법을 이용하여 복잡한
|
|
|
회로
A. 그림 1-(b)처럼 회로를 연결한다.
B. A-B 단자 전압 VAB를 측정한다.
C. 그림 1-(c)처럼 회로를 연결한후, A-B 단자의 합성저항 RAB를 측정한다.
D. 그림 1-(e)처럼 회로를 연결한 후, 6Ω에 흐르는 전류를 측정한다.
E. 이론값과 비교한다.
2. 노튼
|
|
|
이론만 가지고 있는 허울뿐인 지식을 가진 공대생이 아닌 이론과 실전을 겸비한 실전에서도 유용하게 이론을 적용할 수 있는 공대생으로 거듭날 것 같다. 1. 제 목 : 직병렬회로, 테브난의 정리
2. 실험 순서에 따른 측정 값
3. 측정값
<
|
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
|
메뉴펼치기
