|
LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056492
전파 정류
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056694
|
|
|
예비레포트에서는 입력이 펄스 파형이어서 실제와는 조금 다른 시뮬레이션 결과가 나왔지만 펄스와 DC 사이에 큰 차이는 없기 때문에 그다지 문제될 것은 없었다.
조교님 이번 실험도 수고 많으셨습니다. 1. 설계실습 내용 및 결과
2. 결
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
.
%△ =
%△ =
%△ =
7. 의 % 변화를 계산하라.
%△ =
이론
5. 트랜지스터의 에 대한 % 변화를 계산하라. 이후 모든 계산에서 실험 책에서 주어진 공식을 이용하라.
%△ =
6. 베이스, 컬렉터, 이미터 전류의 % 변화를 계산하라.
%△ =
%△ =
%△ =
7.
|
|
|
레벨을 0에서 20dB 까지 조절한다.
출처
https://ko.wikipedia.org/wiki/%EC%98%A4%EC%8B%A4%EB%A1%9C%EC%8A%A4%EC%BD%94%ED%94%84
https://ko.wikipedia.org/wiki/%ED%95%A8%EC%88%98_%EB%B0%9C%EC%83%9D%EA%B8%B0
https://blog.naver.com/yd5334/130087019393 제목
실험 목적
실험 장비
이론
출처
|
|
|
접합
https://ko.wikipedia.org/wiki/PN_%EC%A0%91%ED%95%A9
저항
https://ko.wikipedia.org/wiki/%EC%A0%84%EA%B8%B0%EC%A0%80%ED%95%AD
http://codingrun.com/65
브레드보드
http://codingrun.com/67?category=678395 제목
실험 목적
실험 장비
이론
출처
|
|
|
제목
실험 목적
실험 장비
이론
출처
|
|
|
L): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서 -2
|
|
|
- Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
출력, 전달 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
|
|
|
이미터 바이어스 : 가 증가하면 안정성이 감소한다.
전압 분배기 바이어스 : 가 증가하면 안정성이 감소한다.
참고
문헌
설계 방법
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
표준 저항 값 결정
NAVER 지식 IN 표준 저항 값
BJT 설계
기초전자회로
|
|
메뉴펼치기
