|
카운터임을 알 수 있다.
▽ 아래 사진은 실험1의 시뮬레이션과 결과파형을 비교한 것이다.
8.Conclusion
이번 5주차 Synchronous Counter 실험에서는 10진, 12진, 16진 카운터를 설계하여 검증하였다. 10진과 12진 카운터는 J-K 플립플롭의 7476칩을 기반으
|
|
|
1씩 증가해야 한다. 분의 십의자리에 해당하는 6진카운터는 분의 일의자리 10진카운터가 9에서 0으로 증가하는 시점에 맞추어 1씩 증가한다. 시를 구성하는 12진카운터는 분의 십의자리 6진카운터가 5에서 0으로 증가하는 시점에 1씩 증가한다.
|
|
|
12진, 분과 초에는 10진과 6진을 사용하고 오전오후 표시는 2진으로한다.
각자리가 한번 모두 카운트 된 후 다음 상위단계가 카운트되도록 조건을 준다. 1. 설계목표
2. 전체 시스템 개요
3. Counter
4. Flip Flop
5. 블록별 회로설계
6.
|
|
|
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL을 사용하는 것이 아직은 익숙치 않아 힘들었지만 꽤 길게 짜여진거에 비하면 쉬웠습니다. 그리고 플립플롭의 사용 방법과 용도를 확실히 알 수 있는 계기가 된 것 같습니다.
|
|
|
카운터 회로 제작
(1) 카운터 IC의 구조
◎ 7490 10진 카운터 IC
◎ 7492 12진 카운터 IC
◎ 7493 16진 카운터 IC
(2) 회로도 및 설명
◎ 자리올림의 원리
◎ 빛이 차단될때마다 카운터하는 회로
◎ 99진 카운터의 패턴 및 연결방법
4. Presetable
|
|
메뉴펼치기
