|
호를 다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립
|
- 페이지 4페이지
- 가격 800원
- 등록일 2017.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2진 카운터를 하게 되면 7-SEGMENT 의 출력에 11의 값 카운터 후 00으로 리셋이 된다. 하지만 우리 조는 시계와 비슷한 출력을 위해 12에서 1로 셋이 되는 회로를 설계하고자 74192라는 IC를 사용하였다.
이로써 디지털 시계처럼 작동을 하고 부품배치
|
- 페이지 14페이지
- 가격 8,000원
- 등록일 2012.11.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
6에서 리셋을 하여 27진 카운터가 되었다.
10.Datasheet
<첨부6>
<첨부7>
<첨부8>
<첨부2>
<첨부3>
<첨부4>
<첨부5> 1. 명제
2. 목적
3. 설계 순서
4. 관련이론
5. 소자선택
6. 회로도
7. Simulation
8. 회로설계
9. 결과
|
- 페이지 8페이지
- 가격 3,300원
- 등록일 2012.04.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2진, 분과 초에는 10진과 6진을 사용하고 오전오후 표시는 2진으로한다.
각자리가 한번 모두 카운트 된 후 다음 상위단계가 카운트되도록 조건을 준다. 1. 설계목표
2. 전체 시스템 개요
3. Counter
4. Flip Flop
5. 블록별 회로설계
6.
|
- 페이지 28페이지
- 가격 1,000원
- 등록일 2010.06.07
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
counter와 storage resister를 사용하여 전 회로를 설계하라.
<구 성 도>
Va
Vrx
EOC
← tc →
<파 형>
- 기본적인 회로의 구성과 그 출력은 위의 그림과 같다. 위 그림의 Converter는 clock 신호에 의해 Vrx≥Va가 되는 시간까지 값이 증가되는 2진카운터
|
- 페이지 20페이지
- 가격 2,000원
- 등록일 2008.12.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|