|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
논리회로 실험, 생능출판사
이순흠 외 3명(2008), 웹기반 디지털 논리회로 가상실험실의 교육효과, 한국컴퓨터교육학회
오윤정(2005), 부울대수와 논리회로 학습을 위한 웹 코스웨어 설계 및 구현, 전남대학교
최수정(2004), 조합논리회로 학습을
|
|
|
부울대수의 공리와 정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6.
|
|
|
부울 대수식은
③ ②의 결과식은 ①의 결과식을 정리함으로써도 유도된다.
- 즉, 카르노 맵의 에지에 있는 1들은 반대편 에지의 1들과 group 지을 수 있다.
Logic Circuit
간략화 후 OR-AND 회로, 또는 등가의 NOR-NOR 회로를 그림으로써 논리회로(logic cir
|
|
|
.
논리적 함수관계를 나타내는 법
◎ 논리회로도로 나태내는 방식
◎ 부울대수에 의한 수학적 기호로 나타낸 표현 방식
◎ 진리표로 나타내는 방식 1.개요
2. 논리회로와 단순화
3. K – MAP 과 진리표
4. 가산기 ( Adder )
|
|
|
대수의 기본법칙 >
① 교환법칙 : 두 입력이 순서가 바꿔도 결과값은 동일하다.
② 결합법칙 : 3개의 입력값이 존재할 때 연산의 순서가 어디든 바꿔도 결과값은 동일하다.
③ 분배법칙
④ 다중부정
⑤ 드모르강의 법칙
(2) 조합 논리회로
조
|
|
|
디지털 논리회로
제 2 장 데이터 표현
제 3 장 논리게이트와 부울대수
제 4 장 부울함수의 간소화 및 구현
제 5 장 조합논리회로
제 6 장 순서논리회로
제 7 장 레지스터와 카운터
제 8 장 기억장치와 PLD
- 각 장별 출제예상문제 및 해설 -
|
|
|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
메뉴펼치기
