|
파형
출력파형
실험순서 (18)의 출력파형
R_S
를 4.7k로 바꾸었을 때 출력파형
R_S
를 470으로 바꾸었을 때 출력파형
실험 순서 (19)의 입출력파형
R_G
를 1M로 바꾸었을 때 출력파형
R_G
를 10k로 바꾸었을 때 출력파형 실험 30 FET 증폭기 특성 시
|
|
|
파형을 관찰하는 과정이 있었는데, 주파수를 아무리 증가시켜도 사인파의 주기만 변할 뿐, 전압 이득은 아무런 변화가 없었다. 12k저항의 부재 때문인지 이득에 변화가 없는 것이 맞는 건지 실험을 통해 확인해야 겠다.
4. 결과 및 토의
|
|
|
FET 증폭기에 대해서 실험 했는데, 대부분의 측정값이 이론값과 비슷하게 나왔지만, 몇몇 값들은 이론값과 달랐다. 여러 가지 이유가 있었을 것 이다. 소자가 다를 수도 있기 때문에 그런 것일 수도 있고, 전류계와 전압계 내부 저항 때문 일 수
|
|
|
FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의 Peak to peak는 10 mV, fre
|
|
|
파형이 나온다는 것을 전제로 한 실험이다. 위의 입 출력 파형에서 볼 수 있듯이 입력 파형을 미분하자 출력 파형이 입력파형에 비해서 90도의 위상차를 보이며 출력 파형은 위상의 반전이 생긴다.
이상적인 연산증폭기
* 개요
연산 증폭기
|
|
메뉴펼치기
