|
실험 30 FET 증폭기 특성 시뮬레이션
실험 순서(3)에 의한 입력 및 출력파형
입력파형
출력파형
실험 순서 (5)
Rd를 4.7k로 바꾸었을 때 출력
Rd를 680으로 바꾸었을 때 출력
실험 순서(6)
R_G
를 10k로 바꾸었을 때 출력파형
R_G
를 1M로 바꾸었을 때
|
- 페이지 7페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시뮬레이션
(1) 회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해
|
- 페이지 10페이지
- 가격 1,300원
- 등록일 2009.03.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier)
4. 시뮬레이션 결과
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier) 1. 실험목적
2. 관계이
|
- 페이지 8페이지
- 가격 8,400원
- 등록일 2015.05.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시뮬레이션
(1) Trans (공통모드 / 차동모드) 해석------------------------(p.8)
(2) AC sweep (공통모드 / 차동모드) 해석--------------------(p.8)
(3) 이론값들과 시뮬레이션 값 오차비교-------------------------(p.9)
(4) 시뮬레이션을 통한 CMRR dB 측정---------
|
- 페이지 10페이지
- 가격 9,660원
- 등록일 2013.12.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
30mV이고 주파수가 1kHz인 정현파 신호를 인가하고 전압 이득 과 를 측정하라.
4) 실험 방법 2) ~ 3)을 PSPICE로 시뮬레이션하고 실험값과 비교하라.
4.2 이미터 접지 증폭기의 주파수 특성
1) 입력에 피크값이 30mV인 정현파 신호를 주파수를 10Hz~10MHz
|
- 페이지 9페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|