|
Counter
+5V
비동기 2진+5진 카운터비동기 프리셋 9 비동기 클리어관련 74290 74390
SN74HC390
Dual DecadeCounters
+5V
SN7490을 2회로 내장한 타입 단, 프리셋 9는 생략되어 있다.관련 7490 74290
SN74HC93
4-Bit BinaryCounter
+5V
비동기 2진+8진 카운터
5. 순서도
6. 회로
|
|
|
2
F1
F3
F2
F1
F3
F2
F1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
0
0
0
D F/F을 사용한 모듈로-8 카운터
상태변수 F3에 대한 D3의 K-맵 상태변수 F2에 대한 D2의 K-맵
00
01
11
10
00
1
1
01
1
1
11
1
1
10
|
|
|
.
-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타난다. 1. 플리플롭(flip-flop)
2. 카운터(COUNTER)
3. 8진 카운터
4. 10진 카운터(counter)
5. 래치(Latch)
|
|
|
카운터
□ 4개의 플립플롭을 사용
□ 플립플롭의 출력을 A3, A2, A1, A0라 가정
□ 외부 출력에 해당하는 캐리를 y라 함
□ 입력은 A0에 해당하는 플립플롭의 입력은 항상 1이고,
클럭 펄스에 의해서 카운트가 된다고 가정 1. 3진 카운터
2. 8진
|
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
메뉴펼치기
