|
1. 실험 장비
① DC Power Supply
② 신호발생기
③ 오실로스코프
④ 커패시터 (???, ?????)
⑤ 저항 (???Ω, ????Ω, ??Ω, ????Ω, ???Ω)
⑥ NPN 트랜지스터 (KTC 3198)
2. 실험 방법 및 회로도
[실험 1 : 에미터 공통 증폭기회로 전압이득 실험]
1) 아래 회
|
- 페이지 3페이지
- 가격 900원
- 등록일 2023.09.06
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2010.03.03
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
이득을 기준으로 전력이 반으로 감소하는 지점이 대역 이득의 0.707배가 되는 시점이기 때문이다. 즉, 대역이득의 약 70%가 되는 지점부터 증폭기가 제대로 동작한다고 말할 수 있다. 1. 실험 목적
2. 실험 장비
3. 이론
4. 실험 내용 및 결과
|
- 페이지 9페이지
- 가격 2,000원
- 등록일 2021.05.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
이득이 변하게 될 것이라는 것을 판단할 수 있다. 전류 이득을 통한 증폭기를 구성함에 있어서도 이러한 점을 고려하여 설계를 해야지 원하는 결과값에 최대한 가깝게 구현이 될 것이라는 것을 알 수 있었다.
다음으로는 공통 에미터 증폭기
|
- 페이지 30페이지
- 가격 3,300원
- 등록일 2013.07.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
소자
3) 설계과정
(1) 직류해석
(2) 교류 해석
4. CAD 도구(OrCAD-SPICE)를 이용한 설계과정
1) PSICE로 설계한 회로도
2) 에미터 저항이 없는 경우 ( ≒ 0Ω)
3) 에미터 저항이 있는 경우 (Rce = 130Ω)
5. 설계의 결과 및 결론
참고문헌
|
- 페이지 12페이지
- 가격 2,300원
- 등록일 2012.05.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|