|
tion>
이득이 0이 되는 주파수는 2.4902Hz와 1.3852GHz가 되는 부분이다.
고주파는 출력 결합 커패시터에 의해 결정되며 , , 그리고 에 의해 결정되는데 그중에 가 이 주파수를 결정하는데 크게 작용된다. 저주파에서는 입력 커패시터에 의해 결정
|
|
|
이용한 반전 증폭기(Inverting Amplifier)를 설계한 경우는
Av 가 음수이므로 분모는 1보다 큰 양수의 값을 갖는다.
여기서 임피던스는 저항이 될 수도 있고, 인덕터나 커패시터가 될 수도 아니면 그것들의 합성이 될 수도 있다. input과 output 단을 따
|
|
|
전압이득의 주파수 특성을 확인해 보았다.
먼저 입력전압을 VAC(3V) 소자로 교체한 뒤 시뮬레이션을 실행하니 아래 그래프가 나타났다. <설계2 결과보고서>
Pspice를 이용한 전기/전자회로 모의해석
1. 설계 목표
2. Pspice 예시회로
|
|
|
BJT의 Emitter follower를 추가하였다.
설계 프로젝트의 조건은 모두 완벽하게 맞추었다.
제한 조건
설계 작품
Circuit Elements
40 ea 미만
27 ea
Bandwidth
100 Hz ~ 100 kHz
100 Hz ~ 100 kHz
Input Resistance
Ri 100 kΩ
Ri = 100 kΩ
Overall Voltage Gain
Avm 50 dB
Avm = 90.44 dB
First stag
|
|
|
설계하였고 다음단에는 부하저항이 있는 공통 콜렉터를 설계하였다. 이것을 통하여 다단 증폭기를 만들었는데 첫 단의 공통 에미터 회로는 위에서 했던 회로를 이용하였고 공통 콜렉터를 다음 단에 연결하여 낮은 이득을 보완하기 위하여 사
|
|
 |
설계해야 한다.
이러한 스피커와 소리에 관한 연구를 토대로 더 나은 스피커를 개발할 수 있도록 해야겠다.
참고문헌
[1] 송상민, 스피커의 역사, 스테레오 사운드 (Stereo Sound), 제 172호, pp. 180~190, 2009.
[2] 강성훈, 음향시스템 이론 및 설계, 기전
|
|
 |
설계를 진행할 때 Read의 오차를 해결하지 못했었는데, 앞선 방법을 사용하며 Sense Amplifier를 추가하는 등 회로를 점진적으로 수정한 결과 원하는 파형을 얻을 수 있었습니다.
네 번째로 컴퓨터구조 프로젝트에서 Verilog를 이용해 16bit CPU와 SRAM
|
|
 |
설계 업무를 하면서 모든 설비에도
반도체가 들어간다는 것을 다시 한번 느끼게 되었습니다. 기계, 전자, 전기, 프로그래밍, 안전
등의 복합적으로 연결된 설비시스템을 점검하고 운전하는 데에 있어 문제가 없도록 해주는 장
비기술 직무에
|
|
 |
CE직무에 관련된 필요한 지식과 자기계발에도 노력하고 있습니다.
학사 시절 집적회로, 반도체 물성과소자 등을 수강하며 반도체에 대해 간접적으로 배울수 있었습니다. 배운 이론적 지식과 실무를 좀 더 쉽게 배우기 위해 자세히 공부하였
|
|
메뉴펼치기
