BJT를 이용한 CE Amplifier 설계

소개글

BJT를 이용한 CE Amplifier 설계에 대한 보고서 자료입니다.

본문내용

tion>
이득이 0이 되는 주파수는 2.4902Hz와 1.3852GHz가 되는 부분이다.
고주파는 출력 결합 커패시터에 의해 결정되며 , , 그리고 에 의해 결정되는데 그중에 가 이 주파수를 결정하는데 크게 작용된다. 저주파에서는 입력 커패시터에 의해 결정된다.
▣ 3.3 (a) 3.1의 증폭기에서 입력단의 커패시터를 10 ㎋로 바꾼다면 이득의 주파수 특성이 어떻게 될 것인가를 이론적, 정성적으로 예측하라.
입력 커패시턴스가 감소하게 되면 =에 차단주파수가 증가하게 되고 이로인해 이득이 0이되는 주파수가 커지게 될 것이다.
(b) 이 예측을 SPICE로 simulation하여 그 결과를 도시하라.
이득이 0이 되는 주파수는 38.937Hz와 1.4125GHz가 되는 부분이다.
(c) 3.1의 증폭기에서 에미터에 연결된 커패시터를 100㎋으로 바꾼다면 이득의 주파수 특성이 어떻게 될 것인가를 이론적, 정성적으로 예측하라.
바이패스회로에서의 차단주파수는 에 의해서 결정되므로 주파수 파형이 왜곡되어보여질 것이다.
(d) 이 예측을 PSPICE로 simulation하여 그 결과를 도시하라.
이득이 0이 되는 주파수는 11.488Hz와 1.3804GHz가 되는 부분이다.
▣ 3.4 (a) 3.1의 증폭기에서 입력의 출력임피던스가 10㏀이라면 중간주파수에서 이득이 얼마나 작아질 것 같은가?
이득은 AM = -gm(roRCRL)로 결정되는데 100 = -gm(100k7.215k5k) = -gm(2.868)
여기서 RL을 2배로 늘리면, 100 = -gm(100k7.215k10k) = -gm(4.0225)가 되어 출력임피던스가 5㏀일때보다 10㏀일 때 Gain값이 1.4035배 증가한다. 출력전압이 입력전압에 비해140.35배 증가한다.
(b) 이 예측을 PSPICE로 simulation하여 그 결과를 도시하라.
출력 임피던스 = 5k
출력 임피던스 = 10k
▣ 3.5 (a) 3.1의 증폭기에서 너무 높은 주파수의 신호까지 증폭된다고 생각될 경우, 즉 이득이 0이되는 주파수를 낮추려면 회로를 어떻게 변경하면 될까? (준비물 중의 저항, 커패시터 등을 추가) 그 이론적 근거를 설명하고 회로도를 그리고 PSPICE로 simulation하여 그 결과를 도시하라.
, 이므로 에 저항을 달게 되면 이득이 0이되는 주파수를 낮출 수 있다.
이득이 0이 되는 주파수는 3.5481Hz와 60.692MHz가 되는 부분이다.

키워드

중앙대,   3학년,   실험