|
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조공정
Ⅲ. CMOS의 원리
Ⅳ. CMOS의 인터페이스
1. CMOS와 TTL의 interface
2. TTL과 CMOS의 interface
Ⅴ. 논리계열의 특징
참고문헌
|
|
|
측면 확산을 줄이고 소자밀도 증가
하부 근처에서 높은 도핑농도를 갖기 때문에 우물저항성이 열 확산된 우물보다 낮아 latch-up 문제 최소화가능. 1.MOS소개 및 CMOS process
2.p-Well pormation
3.n-well pormation
4.twin-well pormation
5.latch-up??
|
|
|
CMOS는 MOSFET방식이다. 즉 반도체에 적당한 불순물을 첨가하여 원하는 성질의 반도체인 P-MOS와 N-MOS를 만들어 낸다. P는 정공을 뜻하고 N은 전자를 뜻한다. P형의 반도체는 전자의 수보다 훨씬 많은 정공을 가지고 가 0보다 작을 때 도통하며, N형
|
|
|
CMOS는 MOSFET방식이다. 즉 반도체에 적당한 불순물을 첨가하여 원하는 성질의 반도체인 P-MOS와 N-MOS를 만들어 낸다. P는 정공을 뜻하고 N은 전자를 뜻한다. P형의 반도체는 전자의 수보다 훨씬 많은 정공을 가지고 가 0보다 작을 때 도통하며, N형
|
|
|
CMOS는 MOSFET방식이다. 즉 반도체에 적당한 불순물을 첨가하여 원하는 성질의 반도체인 P-MOS와 N-MOS를 만들어 낸다. CMOS는 저전위 상태에서 고전위 상태로의 변화할 때 또는 그 반대의 경우에서 신호가 떨리는 현상이 나타난다. 이 현상을 제거하
|
|
 |
CMOS ADC DLL PLL 칩의 최신 기술 동향, 포항공대 전기전자 공학과,
IDEC News Letter Octorber, vol.23, no. 5, p.16 ~ p.17 2003.
<6> 최 평 Pspice 기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO .
<7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회
|
|
메뉴펼치기
