|
디지털전자공학실험, 홍안의, 도서출판 보문당 , 실험 16 결합형 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론적 설명 부분 참조 1. 실험목적
2. 이론
3. 사용기기및 부품
4. 실험과정 및 결과 예측
5. 참고
|
|
|
회로가 동작을 할 때에는 정해진 규칙대로 동작하게 만들었지만 막상 동작하니까 신기했다. 1. 서 론
1.작품 제작 배경
2.프로젝트 진행 상황
2. 본 론
1. 동작원리
2. 실험부품
3. 회로설명
4. 완성품사진
3. 결 론
1.
|
|
|
D, J-K 플립플롭이 있다. 이들이 어떠한 제품 이름을 갖는지 조사하라.
3.1.
☞
3.2.
3.3.
Qi
Ti
Qi+1
0
0
0
0
1
1
1
0
1
1
1
0
<====> Ti
Qi+1
0
Qi
1
3.4.
R-S : 74LS279
D : 74LS74
J-K : 74LS73, 74LS76, 74LS78, 74LS109, 74LS114 1. 실험목적
2. 관련이론
․ 기본 RS 플립
|
|
|
실험 시에 나왔던 그림과 많이 달라서 실망했다.
오차요인
① 매트랩에 관한 지식이 부족하여 제대로된 코딩이 이루어지지 않았다.
d값을 구하는 과정에서 전 조인트에 대한 상대 좌표를 설정하여야하는데 위치가 조인트 6에서 시작하여야하
|
|
|
낮으면, 클럭의 상향에지에서 Q를 높게 만들며, J가 낮고 K가 높으면, 출력은 상향에지에서 Q를 낮은 값으로 만든다. 마지막으로 J와 K가 높으면, 출력은 상향에지에서 토글된다. 1.R-S 플립-플롭
2.NAND래치
3.D 플립-플롭
4.J-K 플립-플롭
|
|
|
D사이에 전위차가 있을 경우에는 전류가 흐르게 되며 전류가 흐르지 않을 때 검류계의 눈금이 0이 되면서 평형 상태를 이룬다.
⑧ 평형 브릿지회로가 실제 어떻게 일상에 사용되는지 그 실질적 예를 들어라.
- 평형 브릿지 회로는 전화선 단
|
|
|
래치 기능과 유사하다.
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
회로를 연결할 때 노드를 제대로 파악하고 난 다음에 구성을 했다.
먼저 디바운싱을 고려하는 회로를 만들기 위해 S-R래치 회로를 이용하였는데 처음에 예상했던바와 실험의 결과가 다르게 나와서 고민을 하게 되었다. 문제는 S-R래치에서 정
|
|
|
을 R 입력에 가하도록 하여 입력을 하나로 줄인 형태의 회로
■ S 단자와 R 단자에는 동시에 1 인 신호가 나타나지 않도록 한 것이다.
회로도
특성표
기호
E D
Q
0 ×
불변
↑ 0
0
↑ 1
1
[ 그림 ] 동기식 D 플리플롭
■ D 래치와 D 풀
|
|
메뉴펼치기
