|
(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
|
|
|
기로 보수가 반복되는 현상(Toggle)을 제거할 수 있지만, J와 K의 변화에 따라 출력이 변화하는 데에 지연 시간이 발생하여 고속 디지털 설계에는 부적합하다.
<그림8. Master/Slave 플립플롭 타임테이블>
실험계획
1. 다음 그림 5-3의 NAND게이트로
|
|
|
플립플롭 소자로서, 여태까지의 소자와 다르게, 입력이 Q와K 두 개가 각각 13번과 3번 핀인 것이 특징이며, 적정 입력 전압은 약 2볼트, 적정 출력 전압은 약 2.5~ 3.5 볼트를 보인다.
4. PSpice 시뮬레이션 회로도 및 결과
실험1) 4-to-1 MUX를 구성하고,
|
|
|
5-7
15
D 래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이 꺼졌다. 켜지지 않았다.
A에 연결하면 S에 LOW입력, Q가
|
|
|
실험기자재 및 부품
사용기기
- 오실로스코프
- 디지털 멀티미터
- 함수발생기
- 전원공급기
사용부품
- 저항
- LED
- 플립플롭
실험방법 및 순서
다음은 IC74195를 이용하여 링 카운터를 구현하려고 하는 회로인데, 완성된 것은 아니다. 회로를 완
|
|
 |
500단어 18
기술 발전과 혁신: 19
문제 해결과 최적화: 19
기반 기술 지식의 확장: 20
산업 및 경제적인 이익: 20
교육 및 인력 양성: 20
? 전자공학 대학원 입시 핵심문제와 기출문제 분석 21
1. 회로 이론 (Circuit Theory) 21
2. 전자
|
|
메뉴펼치기
