|
합한 결과의 자리 올림수는 무시되고 합만 취급된다.
BCD코드는 2진화 10진코드를 의미하는데 이는 비트 위치에 따라 가중값을 할당하여 나타낸다. 예를 들어 (0110)₂는 0x8+1x4+1x2+0x1=6이기 때문에 10진 숫자 6을 나타내는 것으로 가중값에 의해
|
- 페이지 2페이지
- 가격 1,500원
- 등록일 2006.10.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
JK-FF의 동작을 따름을 알 수 있다.
- J=1, K=0 일 때, 1로 set됨을 볼 수 있다.
- J=K=1 일 때 Q는 반전 되는 것을 볼 수 있다.
- J=K=0 일 때 Q는 그 값을 유지함을 알 수 있다.
- J=0, K=1 일 때 Q는 0으로 reset되어 있음을 알 수 있다.
[Gray code counter with JK-FF Sim
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2009.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털공학실험 ? VHDL실습(D-FF,JK-FF,Counter) 결과 보고서
※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.
|
- 페이지 9페이지
- 가격 1,500원
- 등록일 2021.01.07
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
카운터는 비동기식과 다르게 CLOCK이 모든 JK-flip flop에 동시에 들어감으로 Time delay가 발생하지 않다는 이론을 설계를 통해 실질적으로 확인할 수 있었다. ◎ 개요
◎ 7진 UP/DOWN COUNTER란?
◎ 진리표 작성
◎ 7진 UP/DOWN COUNTER의 논리식 유도
|
- 페이지 6페이지
- 가격 13,860원
- 등록일 2012.12.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다. 가. D 플립플롭
나. JK 플립플롭
다. 8bit-Counter
|
- 페이지 5페이지
- 가격 1,500원
- 등록일 2021.01.07
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|