FD1-DESIGN

고급 검색 X

전문지식 1건

VLSI설계

FD1 Function Analysis 클럭펄스(CP) 에지트리거모드 -> 상승시점에 값이 바뀜 입력(D)의 값을 그대로 출력(Q), 반대로 출력(QN) FD1 Layout(before modify) <단 점> 1. N-well이 들어가는 Pmos영역이 통일안됨 2. 메탈1, 2선 남발, 복잡 <결 과> IRS

VLSI SPICE, FD1-DESIGN IRSIM, VLSI설계,

페이지 9페이지
가격 1,000원
등록일 2005.06.04
파일종류 피피티(ppt)
참고문헌 없음
최근 2주 판매 이력 없음

맨위로

아래를 기준으로 검색

아래를 기준으로 정렬

전문지식 1건