|
설계방법
비순환 공학
단순비용
전력소비
구현복잡성
시장진입시간
성능
유연성
FPGA
낮음
높음
보통
보통
낮음
보통
높음
SOG
보통
보통
낮음
보통
보통
보통
보통
◎참고문헌 및 자료 출처
- Neil H.E Weste저, 백준기 역, CMOS VLSI설계원리, PEALRSON, 3
|
|
|
Sequence Detector 설계
<Verilog Code>
`timescale 1ns / 1ps // 1ns 기준으로 testbench 수행, 1ps는 rounding 한다.
module seq_det(seq_in,clk,rst_in,flag); // Module 설정( input, output )
input clk, rst_in; // 1bit 설정
input [3:0] seq_in; // 4bit 설정
output flag;
reg f
|
|
|
FD1 Function Analysis
클럭펄스(CP) 에지트리거모드 -> 상승시점에 값이 바뀜
입력(D)의 값을 그대로 출력(Q), 반대로 출력(QN)
FD1 Layout(before modify)
<단 점>
1. N-well이 들어가는
Pmos영역이 통일안됨
2. 메탈1, 2선 남발, 복잡
<결 과>
IRS
|
|
|
되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthesis)
2.4 공정(Fabrication)
2.5 테스트(Test)
|
|
|
설계 할 때 Combination logic 과 FF를 분리시켜줌으로써 좀 더 간단한 설계를 할 수 있도록 한다.
B. D Flip Flop Delay
① T_setup
마지막에 DFF에서 출력값을 내보내기 위하여 CLK신호를 1로 세팅해주는 순간보다 얼마나 전에 결과값이 준비되
|
|
 |
설계 분야의 전문성을 키우기 위해, 학부 시절부터 꾸준히 이론과 실무 두 측면을 모두 놓치지 않으려 노력했습니다. 먼저 학교에서는 디지털 회로 설계, 컴퓨터 구조, VLSI 설계 같은 핵심 ...…<중 략>
답변 글자 수: 959자 (공백 포함) 1
|
|
 |
설계를 병행하겠습니다. 연구 목표는 매년 최소 한 편 이상의 SCI(E)급 논문을 작성하고, 국내외 전자전기 관련 학회(ISSCC, VLSI Symposium, IEEE Sensors 등)에서 연구 성과를 발표하며 연구자로서의 역량을 키워나가는 것이라 말씀드리는 바입니다.
그
|
|
메뉴펼치기
