|
Layout(before modify)
<단 점>
1. N-well이 들어가는
Pmos영역이 통일안됨
2. 메탈1, 2선 남발, 복잡
<결 과>
IRSIM 결과 값이 안 나옴
다음과 같이 수정하였음 FD1 Electrical Schematic
FD1 Function Analysis
FD1 Layout
FD1 IRSIM
FD1 SPICE
|
|
|
spice 시뮬레이션 수행 결과
회로도 )
VGG 값 0.5에서 0.5v씩 증가, 3.5v까지 측정 )
시뮬레이션 결과 )
y축 상단에서부터 Vgs값이 -0.5, -1.0, -1.5, -2.0, -2.5, -3.0, -3.5v값을 지닌다. 1. 목적
2. 이론
3. JFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
|
|
|
VLSI를 사용하여 200MHz 발진링 오실레이터 설계를 하는 것이다. 수업시간에 배운 Example1~5를 바탕으로 하여서 링 오실레이터를 설계 한다.인버터 아이콘을 사용하요 링 오실레이터의 회로를 꾸며 스케메틱설계,레이아웃을 할 수 있고 LT_Spice와
|
|
|
spice simulation wave result of netlist
5. Layout
A. The number of transistor
B. The size of entire layout
C. Layout capture
D. Extraction netlist
6. Performance
A. Error factor(fixed) / Capture
B. H-spice simulation wave result of layout extraction
C. Conclusion
7. Attaced
|
|
메뉴펼치기
