|
FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로도의 측정 결과
- 클럭의 에
|
|
|
Filp-Flop으로 변환한 회로의 동작을 확인하라.
회로도
시뮬레이션
표
T
Q(t)
Q(t+1)
1
4.519(그림 2_1)
0.047(그림 2_2)
0
4.446(그림 2_3)
4.462(그림 2_4)
F/F은 기억 소자라서 시간에 따라 값이 변한다. 위 표는 어느 한 순간을 측정한 값이다.
그림 2_1
그림 2_2
|
|
|
atch with Enable Truth Table
Input
output
S = sw3 R = sw2 Enable = sw1
Q = L1
Q = L2
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
1
1
1
0
0
0
1
1
0
0
0
0
1
1
1
0
0
c. Enable sw1의 역할을 실험 데이터를 통해 설명하라.
Edge Triggered D Filp-flop with Preset and Clear
디지털 회로에서 종
|
|
|
Filp-Flop을 이용하여 카운터를 설계할 수 있음을 알 수 있었다. 9검출 회로와 같이 JK Filp-Flop을 이용하여 n진 카운터를 만들 수 있을 것이다.
처음에 BreadBoard에 회로를 구성한 후 결과를 도출 하려고 했다. 하지만 10 카운터가 되지 않고, 우리가
|
|
메뉴펼치기
