|
래치, 레벨 감지 D-래치, D 플립플롭은 이러한 메모리 소자의 대표적인 예로, 각각의 동작 원리와 특성이 다르다. SR 래치는 Set과 Reset 입력을 가지고 있는 비동기식 메모리 소자이다. 이 래치는 두 개의 입력이 상호작용하여 하나의 비트를 저장
|
|
|
D 래치(gated D-latch)라고도 하며, CP입력을 G(gate)라고 표기하기도 하는데, 이것은 게이트형 래치에서는 CP입력이 플립플롭에 데이터를 입력시키는 기능으로 사용되기 때문이다.
(a) 논리 회로
[그림 4] D 플립플롭
JK 플립플롭
JK 플립플롭(JK Flip-flop
|
|
|
D-latch,D flip-flop,J-K flip-flop 결과레포트
목차
1. 실험 제목
2. 실험 결과
3. 고찰
1. 실험 제목
실험 제목은 "D-latch, D flip-flop, J-K flip-flop의 동작 특성 및 비교 분석"이다. 디지털 회로에서 플립플롭과 래치는 중요한 저장 장치로 사용
|
|
|
latch, flip flop magic layout 및 hspice simulation
목차
Ⅰ. 실습 이론
1. D-latch
2. Flip-flop
Ⅱ. 실습내용
1. Layout, Netlist, 시뮬레이션 파형 결과
Ⅲ. 고찰
1. Layout 고찰
2. 시뮬레이션 파형 고찰
Ⅰ. 실습 이론
VLSI에서 D 래치와 플립플롭
|
|
|
래치가 작동하고 클럭이 0으로 되면 앞 래치는 변화할 수 없고, 클럭은 NOT 게이트를 거쳐 1 이므로 앞 래치의 출력 값으로 뒤 래치의 출력이 고정된다.
논리회로
타이밍도
JK 플립플롭
- 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다.
< 플립플롭 (Flip-Flop
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
