|
변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에 빨
|
|
|
작동원리
2-4. Electronics Workbench를 이용한 시뮬레이션
2-5. 비안정 멀티바이브레이터 회로제작
2-6. 비안정 멀티바이브레이터 작동결과
2-7. 오실로스코프를 이용한 파형측정결과
3. 결론 및 토의
4. 개인 조사
|
|
|
결과
74LS76 IC의 JK Flip-Flop을 이용하여 T Filp-Flop으로 변환한 회로의 동작을 확인하라.
회로도
시뮬레이션
표
T
Q(t)
Q(t+1)
1
4.519(그림 2_1)
0.047(그림 2_2)
0
4.446(그림 2_3)
4.462(그림 2_4)
F/F은 기억 소자라서 시간에 따라 값이 변한다. 위 표는 어느 한 순
|
|
|
결과와 아주 정확히 출력이 나왔다.
실험3
모드 6 동기 카운터를 74LS76 JK-Flip flop을 사용하여 설계하라.
회로도
시뮬레이션
JK 플립플롭의 동작특성을 이해하면, 그 특성을 이용하여 카운터를 설계할 수 있다. 플립플롭을 3개 사용하였으므로 3
|
|
|
8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성 8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성
|
|
메뉴펼치기
