|
래치는 클럭 펄스의 폭이
넓으면 그 동안에 입력의 변화가 출력에 나타난다.
<타이밍 차트>
4) J-K플립플롭
□ 동기식 S-R 래치에서 금지되어 있는 S = R = 1 입력도 안정된 상태로 변천할 수
있도록 만든 회로 이다.
□ 입력 단자인 J,K에 동
|
|
|
J-K플립플롭을 이용한 4비트 2진 카운터의 여기표>
실험 결과 및 고찰:
처음에는 프립플롭으로 과연 신호등 제어를 할 수 있을까 하는 고민이 들었다. 하지만 책을 보면서 지난번 실습시간때 했던 4비트 2진 카운터 작성(10-1)이 생각나 다시한
|
|
|
J-K플립플롭을 구성한 후 클럭주파수를 100kHz로 설정하고, 채널1에 클럭을, 채널2에 출력Q를 관찰 할 수있도록 설정하고 소인시간을 5ns/div로 설정한 후 디지털 오실로 스코프를 이용하여 와 을 측정한 파형은 그림(14)와 그림(15)와 같다.
그림(14)
|
|
|
낮으면, 클럭의 상향에지에서 Q를 높게 만들며, J가 낮고 K가 높으면, 출력은 상향에지에서 Q를 낮은 값으로 만든다. 마지막으로 J와 K가 높으면, 출력은 상향에지에서 토글된다. 1.R-S 플립-플롭
2.NAND래치
3.D 플립-플롭
4.J-K 플립-플롭
|
|
|
그림(3)의 J-K플립플롭 전이표와 그림(2)의 다음-상태표를 토대로 카 르노 맵을 구성하면 그림(4)-(9)와 같다.
단계3) 카르노맵으로부터 J-K입력의 최소 부울식을 얻어낸다.
- 카르노맵을 토대로 얻어낸 최소부울식은 다음과 같다.
단계4) 회로를 구
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
