|
트리거 맞추기가 어려워서 파형이 너무 떨려서 제대로 측정하기 힘들었지만 stop 기능과 source trigger기능을 이용하여 겨우겨우 측정하였습니다. 실험을 무사히 완료하였고 J-K플립플롭의 특성과 전파지연시간에 대해 더 명확하게 알게 되었습
|
|
|
낮으면, 클럭의 상향에지에서 Q를 높게 만들며, J가 낮고 K가 높으면, 출력은 상향에지에서 Q를 낮은 값으로 만든다. 마지막으로 J와 K가 높으면, 출력은 상향에지에서 토글된다. 1.R-S 플립-플롭
2.NAND래치
3.D 플립-플롭
4.J-K 플립-플롭
|
|
|
플립플롭
- JK FF을 기호로 표시하면 다음과 같다.
C
D
0
0
(전 상태)
0
1
1
1
0
0
1
1
(토글)
JK FF기호
진리표
파형
클럭이 부착된 J-K 플립플롭
- 74LS70은 JK Edge Triggered FF 이다.
4. T 플립플롭
Q
T
Q(t+1)
0
0
0
0
1
1
1
0
1
1
1
0
기 호
특성도
특성 방정식
T FF
5.
|
|
|
에지에서 입력된 데이터는 트레일링 에지때 출력에 반영 된다.
3. J와 K 두 입력은 LOW이고 PRE와 CRL은 모두 HIGH인 경우에 클럭이 J-K 플립-플롭 출력에 미치는 영향은?
Q의 출력에 어떤 영향도 주지 않아 이전상태 그대로를 유지한다.
4. 그림 17-3
|
|
|
들었습니다. 1. SR 플리플롭 회로도와 진리표
2. CLK SR 플리플롭 회로도와 진리표
3. D 플리플롭 회로도와 진리표
4. J-K 회로도와 진리표(빵판에 결선된 사진첨부)
5. 마스터 슬래이브 회로도와 진리표(빵판에 결선된 사진첨부)
6. 고찰
|
|
메뉴펼치기
