|
is
begin
process(a, b, s)
begin
if ( s = \'0\') then
y <= a;
else
y <= b;
end if;
end process;
end rtl;
이것이 VHDL의 장점입니다. VHDL을 이렇게 보시면 됩니다. 회로 설계를 할 수 있는 표준 언어다. 모든 것은 장점과 단점을 가지고 있습니다. 단점에 비해 많은
|
|
|
조어(祖語, proto-language)?
서로 관련이 있는 언어들을 역사적으로 거슬러 올라가면 어떤 시점에서 하나의 언어가 되는 것.
어족(語族, Laguage Family)?
하나의 공통된 조어(祖語)에서 갈라나왔다고 추정되는 여러 언어들을 통틀어 일
|
|
|
Laguage 지원시스템, Marketplace 인터페이스, 중요영역에서의 Repository 역할 규정서 Interface 설계서
Field Test 분석서, System Upgrade 내용서
Field 자료를 반영한
제반 스펙서
시스템 관리 운영안
참고문헌
- 김기흥(1998), 아시아 태평양지역에서의 경제통
|
|
메뉴펼치기
