|
F를 읽으면 RDT sender가 END 라는 control packet을 보내고, ACK를 받아야 종료되게 하자.RDT recevier는 END packet을 받으면 ACK를 보내고 종료 하도록 해보자. 물론, 종료하기 전에 receiver는 성능 측정치들을 output해야 할 것이다.
Event-State Table 작성
■ 제약
|
|
|
4-3) Subtraction 추가
4-4) 최종 ALU
2장 - 관련연구
3장 - Design
(1) 설계 단계
(2) 단계별 구현
2-1) Adder, AND, OR
2-2) Adder, And, OR, Subtraction, Less
2-3) MSB ALU
(3) 1-bit ALU & MSB ALU의 Flow Chart
4장 - Verification
5장 - ConClusion
* Reference
|
|
|
피 엘 APL (A Programming Language)
●프롤로그 [Programming in Logic]
●델파이 [Delphi]
●BASIC (Beginner's All-Purpose Symbolic Instruction Code)
●비주얼베이식 [visual basic]
●펄 (PERL Practical Extraction and Reporting Language )
●C# [C-sharp]
●C++
●자바 (JAVA)
|
|
|
x, y and Z with input [2:0] x. Compile
module circuit(X, F);
input[2:0] X;
output F;
wire[0:4] T:
nand
g0(T[0],X[0],X[1]),
g1(T[1],X[0],T[0]),
g2(T[2],X[1],T[0]),
g3(T[3],X[2],T[1],T[2]),
g4(T[4],X[2],T[2]),
g5(F,T[3],T[4]);
endmodule 4단원 연습문제입니다.
2번 9번 16번 23번 30번 37번 44번 51번
|
|
|
_logic;
Q : out std_logic
);
end component;
signal D_in, c, Q_out : std_logic_vector (3 downto 0)
begin
C(0) <= EN;
C(1) <= C(0) and Q_out(0);
C(2) <= C(1) and Q_out(1);
C(3) <= C(2) and Q_out(2);
CO <= C(3) and Q_out(3);
D_in(0) <= C(0) xor Q_out(0);
D_in(1) <= C(1) xor Q_out(1
|
|
|
and Logic Unit. 컴퓨터 시스템의 중앙 처리 장치(CPU)를 구성하는 핵심 부분의 하나로, 산술 연산과 논리 연산을 수행하는 회로의 집합.
레지스터 (Register)
산술적, 논리적 연산이나 정보 해석, 전송 등을 할 수 있는 일정 길이의 2진 정보를 저장하
|
|
|
AND
0 1 0 1 x F = A B OR
0 1 1 0 x F = A B XOR
0 1 1 1 x F = A Complement A
1 0 x x x F = shr A Shift right A into F
6. 기본 컴퓨터 조직 및 설계
1. 명령어 코드
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: ·
|
|
|
and Logic Unit)이라도 불림
레지스터 : 연산 처리된 결과를 일시적으로 저장하거나 명령어를 저장
출력 장치
중앙 처리 장치, 기억 장치로부터 처리된 결과를 혹은 기억 장치 등으로부터 외부에 숫자나 문자 등을 출력하는 장치
컴퓨터 내부
|
|
|
Top Publishing)
‥‥
SPREAD SHEET
효시
70년대 말
Visicalc
(Apple Ⅱ , CP/M)
Magicalc
80년대 중반
Lotus 1,2,3
sysmphony(WP+SP+DB)
Quattro(borland)
MS - excel
개념 : 계산기+도표+ chart(그래프) + Multimedia data(OLE개념) Chapter 1. 정보 마인드
Chapter 2. 컴퓨터의 발달 과정
|
|
|
Logic Gate)라고도 함
2진 정보를 취급하며 보통 2개 이상의 입력 단자와 하나의 출력단자로 구성됨
논리 대수(logic algebra)
논리적인 문제를 해결하기 위한 수학적인 방법
결과
참/ 거짓
논리 연산 논리곱(AND), 논리합(OR), 논리부정(NOT)
게이
|
|
메뉴펼치기
